ADV7181B
rev. 0 | 页 12 的 96
相似物 front 终止
04984-0-006
AIN2
AIN1
AIN4
AIN3
AIN6
AIN5
AIN5
AIN6
AIN3
AIN4
AIN1
AIN2
AIN4
AIN3
AIN6
AIN5
AIN6
AIN5
模数转换器_sw_man_en
adc0_sw[3:0]
adc1_sw[3:0]
adc0_sw[3:0]
ADC2
ADC1
ADC0
图示 5. 内部的 管脚 连接
那里 是 二 关键 步伐 至 配置 这 adv7181b 至 correctly
decode 这 输入 video.
1.
这 相似物 输入 muxing 部分 必须 是 配置 至
correctly route 这 video 从 这 相似物 输入 管脚 至 这
准确无误的 设置 的 adcs.
2.
这 标准 定义 处理器 块, 这个 decodes
这 数字的 数据, 应当 是 配置 至 处理 也
CVBS, yc, 或者 yPrPb.
相似物 输入 muxing
这 adv7181b 有 一个 整体的 相似物 muxing 部分 那
准许 更多 比 一个 源 的 video 信号 至 是 连接 至
这 解码器. 图示 5 轮廓 这 整体的 结构 的 这 输入
muxing 提供 在 这 adv7181b.
一个 最大 的 6 cvbs 输入 能 是 连接 和 解码
用 这 adv7181b. 作 能 是 seen 从 这 管脚 配置
和 函数 描述 部分, 这些 相似物 输入 管脚 lie 在
关闭 proximity 至 一个 另一. 这个 calls 为 一个 细致的 设计 的
这 pcb 布局, 为 例子, 地面 防护 在 所有
信号 routed 通过 轨道 那 是 physically 关闭 一起.
它 是 strongly 推荐 至 连接 任何 unused 相似物 输入
管脚 至 agnd 至 act 作 一个 shield.
setadc_sw_man_en, 手工的 输入 muxing 使能,
地址 c4 [7]
adc0_sw[3:0],
adc0 mux 配置, 地址 c3 [3:0]
adc1_sw[3:0],
adc1 mux 配置, 地址 c3 [7:4]
adc2_sw[3:0],
adc2 mux 配置, 地址 c4 [3:0]
至 配置 这 adv7181b 相似物 muxing 部分, 这 用户
必须 选择 这 相似物 输入 (ain1–ain6) 那 是 至 是
processed 用 各自 模数转换器. setadc_sw_man_en 必须 是 设置 至 1
至 使能 这 muxing blocks 至 是 配置. 这 三 mux
sections 是 控制 用 这 信号 buses adc0/1/2_sw[3:0].
表格 8 explains 这 控制 words 使用.
这 输入 信号 那 包含 这 定时 信息 (h/v
syncs) 必须 是 processed 用 adc0. 为 例子, 在 yc 输入
配置, adc0 应当 是 连接 至 这 y 频道 和
adc1 至 这 c 频道. 当 一个 或者 更多 adcs 是 不 使用
至 处理 video, 为 例子, cvbs 输入, 这 空闲 adcs 应当
是 powered 向下, (看 这 模数转换器 电源-向下 控制 部分).
restrictions 在 这 频道 routing 是 imposed 用 这 相似物
信号 routing inside 这 ic; 每 输入 管脚 不能 是 routed 至
各自 模数转换器. 谈及 至 表格 8 为 一个 overview 在 这 routing
能力 inside 这 碎片.