ADV7181B
rev. 0 | 页 7 的 96
定时 规格
有保证的 用描绘. 在 一个
VDD
= 3.15 v 至 3.45 v, d
VDD
= 1.65 v 至 2.0 v, d
VDDIO
= 3.0 v 至 3.6 v, p
VDD
= 1.65 v 至 2.0 v
(运行 温度 范围, 除非 否则 指出).
表格 3.
参数 标识 测试 情况 最小值 典型值 最大值 单位
系统 时钟 和 结晶
名义上的 频率 27.00 MHz
频率 稳固 ±50 ppm
I
2
c 端口
sclk 频率 400 kHz
sclk 最小值 脉冲波 宽度 高 t
1
0.6 µs
sclk 最小值 脉冲波 宽度 低 t
2
1.3 µs
支撑 时间 (开始 情况) t
3
0.6 µs
建制 时间 (开始 情况) t
4
0.6 µs
sda 建制 时间 t
5
100 ns
sclk 和 sda 上升 时间 t
6
300 ns
sclk 和 sda 下降 时间 t
7
300 ns
建制 时间 为 停止 情况 t
8
0.6 µs
重置 特性
重置 脉冲波 宽度 5 ms
时钟 输出
llc1 mark 空间 比率 t
9
:t
10
45:55 55:45 % 职责 循环
数据 和 控制 输出
数据 输出 transitional 时间 t
11
负的 时钟 边缘 至 开始 的 有效的
数据. (t
进入
= t
10
– t
11
)
3.4 ns
数据 输出 transitional 时间 t
12
终止 的 有效的 数据 至 负的 时钟
边缘. (t
支撑
= t
9
+ t
12
)
2.4 ns
相似物 规格
有保证的 用描绘. 在 一个
VDD
= 3.15 v 至 3.45 v, d
VDD
= 1.65 v 至 2.0 v, d
VDDIO
= 3.0 v 至 3.6 v, p
VDD
= 1.65 v 至 2.0 v
(运行 温度 范围, 除非 否则 指出).
表格 4.
参数 标识 测试 情况 最小值 典型值 最大值 单位
clamp 电路系统
外部 clamp 电容 0.1 µF
输入 阻抗 clamps 切换 止 10 MΩ
大 clamp 源 电流 0.75 毫安
大 clamp 下沉 电流 0.75 毫安
fine clamp 源 电流 60 µA
fine clamp 下沉 电流 60 µA
: 点此下载
