ADV7127
–15–rev. 0
数字的 信号 interconnect
这 数字的 信号 线条 至 这 adv7127 应当 是 分开的 作
更 作 可能 从 这 相似物 输出 和 其它 相似物
电路系统. 数字的 信号 线条 应当 不 overlay 这 相似物
电源 平面.
预定的 至 这 高 时钟 比率 使用, 长 时钟 线条 至 这 adv7127
应当 是 避免 所以 作 至 降低 噪音 pickup.
任何 起作用的 拉-向上 末端 电阻器 为 这 数字的 输入
应当 是 连接 至 这 regular pcb 电源 平面 (v
CC
), 和
不 这 相似物 电源 平面.
相似物 信号 interconnect
这 adv7127 应当 是 located 作 关闭 作 可能 至 这
输出 连接器 因此 降低 噪音 pickup 和 reflections
预定的 至 阻抗 mismatch.
这 video 输出 信号 应当 overlay 这 地面 平面, 和
不 这 相似物 电源 平面, 因此 maximizing 这 高 fre-
quency 电源 供应 拒绝.
为 最佳的 效能, 这 相似物 输出 应当 各自
有 一个 源 末端 阻抗 至 地面 的 75
Ω
(doubly
terminated 75
Ω
配置). 这个 末端 阻抗
应当 是 作 关闭 作 可能 至 这 adv7127 所以 作 至 迷你-
mize reflections.
额外的 信息 在 pcb 设计 是 有 在 一个 applica-
tion 便条 entitled “design 和 布局 的 一个 video graphics
系统 为 减少 emi.” 这个 应用 便条 是 有
从 相似物 设备, 发行 号码 e1309-15-10/89.
: 点此下载
