首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:128685
 
资料名称:CS61574A-IP1
 
文件大小: 651.2K
   
说明
 
介绍:
T1/E1 LINE INTERFACE
 
 


: 点此下载
  浏览型号CS61574A-IP1的Datasheet PDF文件第13页
13
浏览型号CS61574A-IP1的Datasheet PDF文件第14页
14
浏览型号CS61574A-IP1的Datasheet PDF文件第15页
15
浏览型号CS61574A-IP1的Datasheet PDF文件第16页
16

17
浏览型号CS61574A-IP1的Datasheet PDF文件第18页
18
浏览型号CS61574A-IP1的Datasheet PDF文件第19页
19
浏览型号CS61574A-IP1的Datasheet PDF文件第20页
20
浏览型号CS61574A-IP1的Datasheet PDF文件第21页
21
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
alarm indication 信号
在 这 扩展 硬件 模式, 这 接受者 sets
这 输出 管脚 ais 高 当 较少 比 9 zeros
是 发现 输出 的 8192 位 时期. ais returns
低 当 9 或者 更多 zeros 是 发现 输出 的
8192 位 时期.
并行的 碎片 选择
在 这 扩展 硬件 模式,
pcs 能 be
使用 至 门 这 数字的 控制 输入:
tcode,
rcode, len0, len1, len2, rloop, lloop
和 taos. 输入 是 accepted 在 这些 管脚 仅有的
pcs 是 低 和 将 立即 改变
这 运行 状态 的 这 设备. 因此, 当
cycling
pcs 至 更新 这 运行 状态, 这
数字的 控制 输入 应当 是 稳固的 为 这 en-
tire
pcs 低 时期. 这 数字的 控制 输入 是
ignored 当
pcs 是 高.
电源 在 重置 / 重置
在之上 电源-向上, 这 ic 是 使保持 在 一个 静态的 状态
直到 这 供应 crosses 一个 门槛 的 approxi-
mately 3 伏特. 当 这个 门槛 是 crossed,
设备延迟关于10 ms 至准许
电源 供应 至 reach 运行 电压. 之后
这个 延迟, 校准 的 这 延迟 线条 使用 在
这 transmit 和 receive sections commences. 这
延迟 线条 能 是 校准 仅有的 如果 一个 涉及
时钟 是 呈现. 这 涉及 时钟 为 这 re-
ceiver 是 提供 用 这 结晶 振荡器, 或者
aclki 如果 这 振荡器 是 无能. 这 涉及
时钟 为 这 传输者 是 提供 用 tclk.
这 最初的 校准 应当 引领 较少 比
20 ms.
在 运作, 这 延迟 线条 是 continuously cali-
brated, 制造 这 效能 的 这 设备
独立 的 电源 供应 或者 温度 vari-
ations. 这 持续的 校准 函数
forgoes 任何 必要条件 至 重置 这 线条 接口
当 在 运作. 不管怎样, 一个 重置 函数 是
有 这个 将 clear 所有 寄存器.
在 这 硬件 和 扩展 硬件 模式,
一个 重置 要求 是 制造 用 同时发生地 设置
两个都 这 rloop 和 lloop 管脚 高 为 在
least 200 ns. 重置 将 initiate 在 这 下落 边缘
的 这 重置 要求 (下落 边缘 的 rloop 和
lloop). 在 这 host 模式, 一个 重置 是 initiated 用
同时发生地 writing rloop 和 lloop 至
这 寄存器. 在 也 模式, 一个 重置 将 设置 所有 reg-
isters 至 0 和 强迫 这 振荡器 至 它的 中心
频率 在之前 初始的 校准. 一个 重置
将 也 设置 los 高.
串行 接口
在 这 host 模式, 管脚 23 通过 28 提供 作 一个
微处理器/微控制器 接口. 一个
在-板 寄存器 能 是 写 至 通过 这 sdi
管脚 或者 读 从 通过 这 sdo 管脚 在 这 时钟 比率
决定 用 sclk. 通过 这个 寄存器, 一个
host 控制 能 是 使用 至 控制 运算的
特性 和 监控 设备 状态. 这 se-
rial 端口 读/写 定时 是 独立 的 这
系统 transmit 和 receive 定时.
数据 transfers 是 initiated 用 带去 这 碎片 se-
lect 输入,
cs, 低 (cs 必须 initially 是 高).
地址 和 输入 数据 位 是 clocked 在 在 这
rising 边缘 的 sclk. 这 时钟 边缘 在 这个
输出 数据 是 稳固的 和 有效的 是 决定 用
clke 作 显示 在 表格 5. 数据 transfers 是 ter-
minated 用 设置
cs 高.cs 将 go 高 非
sooner 比 50 ns 之后 这 rising 边缘 的 这
sclk 循环 相应的 至 这 last 写 位.
为 一个 串行 数据 读,
cs 将 go 高 任何 时间
至 terminate 这 输出.
图示 13 显示 这 定时 relationships 为 数据
transfers 当 clke = 1. 当 clke = 1, 数据
位 d7 是 使保持 直到 这 下落 边缘 的 这 16th
时钟 循环. 当 clke = 0, 数据 位 d7 是 使保持
直到 这 rising 边缘 的 这 17th 时钟 循环. sdo
变得 高-z 之后
cs 变得 高
或者
在 这 终止 的
这 支撑 时期 的 数据 位 d7.
cs61574a cs61575
DS154F2 17
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com