asahi kasei [AK4702]
MS0187-E-00 2002/11
-16-
运作 overview
n
系统 时钟
这 外部clocks 必需的 至 运作 这dac 部分 的AK4702是 mclk, lrck 和 bick. 这 主控 时钟
(mclk) corresponds 至 256fs 或者384fs. mclk 频率 是 automatically 发现, 和 这 内部的 主控 时钟 变为
256fs. 这 mclk 应当 是 同步 和 lrck 但是 这 阶段 是 不 核心的.表格1illustrates 相应的 时钟
frequencies. 所有 外部 clocks (mclk, bick 和 lrck) 应当 总是 是 呈现 whenever 这 dac 部分 的
ak4702 是 在 这 正常的 运行 模式 (stby 位 =“0”).如果 这些 clocks 是 不 提供, 这 ak4702 将 绘制 excess
电流 因为 这 设备 运用dynamicallyrefreshed 逻辑 内部. 这 dac 部分 的 ak4702 应当 是 重置 用
STBY=“0”之后 threse clocks 是 提供. 如果 这 外部 clocks 是 不 呈现, 放置 这 ak4702 在 电源-向下 模式
(stby 位 =“1”). 之后 exiting 重置 在 电源-向上 etc., 这 ak4702 仍然是 在 电源-向下 模式 直到 mclk 和 lrck
是 输入.
LRCK MCLK BICK
fs 256fs 384fs 64fs
32.0khz 8.1920mhz 12.2880mhz 2.0480mhz
44.1khz 11.2896mhz 16.9344mhz 2.8224mhz
48.0khz 12.2880mhz 18.4320mhz 3.0720mhz
表格1. 系统 时钟 例子
n
音频的 串行 接口 format
数据 是 shifted 在 通过 这 sdti 管脚 使用 bick 和 lrck 输入.这 dif0和 dif1 位能 选择 f我们的formats 在 串行
模式作 显示 在表格2.在 所有 模式, 这 串行 数据 是 msb-第一, 2’s compliment format 和 是 latched 在 这 rising
边缘 的 bick. 模式 2 能 也 是 使用 为 16 msb justified formats 用 zeroing 这 unused 二 lsbs.
模式 DIF1 DIF0 sdti format BICK 图示
0 0 0 16bit lsb justified
≥
32fs 图示3
1 0 1 18bit lsb justified
≥
36fs 图示3
2 1 0 18bit msb justified
≥
36fs 图示4
3 1 1 18bit i
2
s compatible
≥
36fs 或者
32fs
图示5
Default
表格2. 音频的 数据 formats
SDTI
LRCK
BICK
14 0
14 0
模式 0
Don’t 小心 Don’t 小心
15:msb, 0:lsb
SDTI
模式 1
17:msb, 0:lsb
15 14 0
15 14 0
Don’t 小心
Don’t 小心
17 16 17 16
lch 数据 rch 数据
1515
图示3. 模式 0,1 定时
: 点此下载
