asahi kasei [AK4352]
m0040-e-02 2000/11
- 10 -
系统 重置
这 ak4352 应当 是 重置 once 用 bringing PD = “l” 在之上 电源-向上. 这 内部的 定时 开始 clocking 用
lrck “
↑
” 在之上 exiting 重置.
系统 设计
图示 6 显示 这 系统 连接 图解. 一个 evaluation 板 [akd4352] 是 有 在 顺序 至 准许 一个 容易
study 在 这 布局 的 一个 surrounding 电路.
MCLK
1
PD
2
BICK3
SDATA4
5
DIF06
DIF1
7
DEM
8
CKS
16
VCML 15
AOUTL
14
AOUTR 13
VCMR 12
VREF
11
VDD
10
VSS 9
模式
重置
+
相似物 2v
系统 地面 相似物 地面
AK4352
顶 视图
Lch
输出
Rch
输出
+
+
LRCK
10
µ
0.1
µ
外部
时钟
Setting
音频的
数据
处理器
10
µ
10
µ
+
+
图示 6. 典型 连接 图解
注释:
- lrck = fs, bick
≥
32fs 或者 36fs, mclk = 256fs/384fs.
- 当 aout 驱动 一些 电容的 加载, 一些 电阻 应当 是 增加 在 序列 在 aout 和 电容的
加载.
: 点此下载
