rev. b
AD9884A
–16–
输入 范围
1.0v
0.0v
0.5v
补偿 = 1fh
补偿 = 3fh
补偿 = 0fh
补偿 = 1fh
补偿 = 3fh
补偿 = 0fh
增益
00h FFh
图示 8. 增益 和 补偿 控制
时钟 一代
一个 阶段 锁 循环 (pll) 是 运用 至 发生 这 pixel
时钟. 在 这个 pll, 这 hsync 输入 提供 一个 涉及
频率. 一个 电压 控制 振荡器 (vco) 发生 一个
更 高等级的 pixel 时钟 频率. 这个 pixel 时钟 是 分隔
用 这 值 plldiv 编写程序 在 这 ad9884a, 和
阶段 对照的 和 这 hsync 输入. 任何 错误 是 使用 至
变换 这 vco 频率 和 维持 锁 在 这 二
信号.
这 稳固 的 这个 时钟 是 一个 非常 重要的 元素 在 provid-
ing 这 clearest 和 大多数 稳固的 image. 在 各自 pixel 时间,
那里 是 一个 时期 在 这个 这 信号 是 slewing 从 这 old
pixel 振幅 和 安排好 在 它的 新 值. 然后 那里 是 一个
时间 当 这 输入 电压 是 稳固的, 在之前 这 信号 必须
回转 至 一个 新 值 (图示 9). 这 比率 的 这 slewing 时间 至
这 稳固的 时间 是 一个 函数 的 这 带宽 的 这 graphics
dac 和 这 带宽 的 这 传递 系统 (缆索 和
末端). 它 是 也 一个 函数 的 这 整体的 pixel 比率.
clearly, 如果 这 动态 特性 的 这 系统 仍然是
fixed, 然后 这 slewing 和 安排好 时间 是 likewise fixed. 这个
时间 必须 是 subtracted 从 这 总的 pixel 时期, leaving 这
稳固的 时期. 在 高等级的 pixel 发生率, 这 总的 循环 时间 是
shorter, 和 这 稳固的 pixel 时间 变为 shorter 作 好.
任何 jitter 在 这 pixel 时钟 减少 这 精确 和 这个 这
抽样 时间 能 是 决定, 和 必须 也 是 subtracted
从 这 稳固的 pixel 时间.
pixel 时钟
invalid 样本 时间
图示 9. pixel 抽样 时间
considerable 小心 有被 带去 在 这 设计 的 这 ad9884a’s
时钟 一代 电路 至 降低 jitter. 作 表明 在 图-
ure 11 和 表格 vi, 这 时钟 jitter 的 这 ad9884a 是 较少
比 5% 的 这 总的 pixel 时间 在 所有 运行 模式, 制造
这 减少 在 这 有效的 抽样 时间 预定的 至 jitter negligible.
这 pll 特性 是 决定 用 这 循环 过滤 de-
sign, 用 这 pll 承担 打气 电流 (电流), 和 用
这 vco 范围 设置 (vcornge). 这 循环 过滤 设计 是
illustrated 在 图示 10. 推荐 settings 的 vcornge
和 电流 为 vesa 标准 显示 模式 是 列表 在
表格 vii.
表格 v. 典型 k
VCO
获得 从 vcornge
pixel 比率 (mhz) VCORNGE
K
VCO
(mhz/v)
20–60 00 100
50–90 01 100
80–120 10 150
110–140 11 180
0.039
F
3.3k
C
P
0.0039
F
PV
D
FILT
C
Z
R
Z
图示 10. pll 循环 过滤 detail
表格 vi. pixel 时钟 jitter vs 频率
pixel 比率 jitter p-p jitter p-p
(msps) (ps) (% 的 pixel 时间)
135 350 4.7%
108 400 4.3%
94 400 3.4%
75 450 3.4%
65 600 3.9%
50 500* 2.4%
40 500* 2.0%
36 550* 1.8%
25 1000* 2.5%
*ad9884a 在 oversampled 模式.
: 点此下载
