14 Am186
TM
er 和 am188
TM
er 微控制器 数据 薄板
DRAFT
关键 特性 和 益处
这 am186er 和 am188er 微控制器 是
高等级的-效能, 高级地 整体的 版本 的 这
80c186/80c188 微处理器, offering 一个 migration
path 那 是 先前 无法得到. 新 peripherals,
在-碎片 系统 接口 逻辑, 和 32 kbyte 的 内部的
记忆 在 这 am186er 微控制器 减少 这
费用 的 存在 80c186/80c188 设计. upgrading 至
这 am186er 微控制器 是 一个 attractive 解决方案
为 一些 reasons:
整体的 sram
—32 kbyte 的 内部的 sram en-
sures 一个 低-费用 供应 的 记忆 和 一个 小
表格 因素 为 系统 设计. 这 内部的 mem-
ory 提供 这 一样 效能 作 外部
零-wait-状态 sram 设备.
3.3-v 运作 和 5-v-tolerant i/o
—3.3-v oper-
ation 提供 更 更小的 电源 消耗量
当 对照的 至 存在 5-v 设计. 加, 这
am186er 和 am188er 控制者 accommodate
电流 5-v 设计 和 5-v-tolerant i/o 驱动器.
x86 软件 兼容性
—80c186/80c188-
兼容 和 upward-兼容 和 这 其它
members 的 这 amd e86 家族.
增强 效能
—the am186er 和
am188er 微控制器 增加 这 perfor-
mance 的 80c186/80c188 系统, 和 这 非-
多路复用 地址 总线 提供 faster, unbuffered
进入 至 commodity-速, 外部 记忆.
增强 符合实际
—enhanced 在-碎片
peripherals 包含 一个 异步的 串行 port, 向上
至 32 pios, 一个 硬件 看门狗 计时器, 一个
额外的 中断 管脚, 一个 同步的 串行
接口, 一个 psram 控制, 一个 16-位 重置
配置 寄存器, 和 增强 碎片-选择
符合实际.
应用 仔细考虑
这 integration 增强 的 这 am186er 微观的-
控制 提供 一个 高-效能, 低-系统-
费用 解决方案 为 16-位 embedded 微控制器 de-
signs. 两个都 多路复用 和 nonmultiplexed 地址
buses 是 有 在 这 am186er 和 am188er
微控制器. 这 nonmultiplexed 地址 总线
排除 系统-support 逻辑 ordinarily 需要 至
接口 和 外部 memory 设备, 当 这 mul-
tiplexed 地址/数据 总线 维持 这 值 的 previ-
ously engineered, 客户-明确的 peripherals 和
电路 在里面 这 upgraded 设计. 图示 1 在 页
15 illustrates 一个 例子 系统 设计 那 使用 这
整体的 附带的 设置 至 达到 高 效能
和 减少 系统 费用.
内部的 记忆
这 32-kbyte 内部的 内存 fulfills 这 记忆 需要-
ments 为 许多 embedded 系统. 这些 系统
能 引领 有利因素 的 这 增加 可靠性, 小
系统 表格 因素, decreased 系统 电源, 稳固的
内存 供应, 和 更小的 系统 费用 对照的 和
buying 外部 sram. 这 整体的 内存 也 en-
sures 那 一个 全部 embedded 系统 将 不 需要
requalification 为基础 在 这 短的 生命 循环 的 外部
sram. additionally, 为 那些 系统 使用 更多
内存 比 必需的 因为 的 这 granularity 的 exter-
nal 内存, 这 am186er 微控制器 提供 一个
closer 系统 相一致.
时钟 一代
这 整体的 时钟 一代 电路系统 的 这
am186er 和 am188er 微控制器 使能 这
processors 至 运作 在 向上 至 四 时间 这 结晶 fre-
quency. 这 设计 在 图示 1 achieves 50-mhz cpu
运作 当 使用 一个 12.5-mhz 结晶. 这 clocking
频率 函数 是 控制 用 一个 内部的 pll. 这
下列的 模式 是 有 (看 图示 10 在 页
48):
分隔 用 two—the 频率 的 这 基本的
时钟 是 half 这 频率 的 这 crystal 和 这 pll
无能.
时间 one—the 频率 的 这 基本的
时钟 将 是 这 一样 作 这 外部 结晶 和
这 pll 使能.
时间 four—the 频率 的 这 基本的
时钟 是 四 时间 这 频率 的 这 结晶 和
这 pll 使能.
这 default 模式 是 时间 四.
记忆 接口
这 整体的 记忆 控制 逻辑 的 这
am186er 和 am188er 微控制器 提供 一个
直接 地址 总线 至 记忆 设备. 使用 一个 exter-
nal 地址 获得 控制 用 这 地址 获得 en-
能 (ale) 信号 是 非 变长 需要. 单独的
字节-写-使能 信号 在 这 am186er 和
am188er 微控制器 eliminate 这 需要 为 ex-
ternal 高/低 字节-写-使能 电路系统. 这 maxi-
mum bank 大小 可编程序的 为 这 记忆 碎片-
选择 信号 是 增加 至 facilitate 这 使用 的 高-
密度 记忆 设备.
这 改进 记忆 定时 规格 为 这
am186er 和 am188er 微控制器 facilitate 这
使用 的 外部 记忆 设备 和 55-ns 进入
时间 在 50-mhz cpu 运作. 作 一个 结果, 整体的
系统 费用 是 significantly 减少 作 系统 设计-
ers 是 能 至 使用 commonly 有 记忆 tech-
nology.
: 点此下载
