14
at89c5130a/31a-m
4337c–usb–02/05
图示 6.
结晶 连接
PLL
pll 描述
这 at89c5130a/31a-m pll 是 使用 至 发生 内部的 高 频率 时钟 (这
usb 时钟) 同步 和 一个 外部 低-频率 (这 附带的 时钟). 这
pll 时钟 是 使用 至 发生 这 usb 接口 时钟. 图示 7 显示 这 内部的
结构 的 这 pll.
这 pfld 块 是 这 阶段 频率 比较器 和 锁 探测器. 这个 块
制造 这 comparison 在 这 涉及 时钟 coming 从 这 n 分隔物 和 这
反转 时钟 coming 从 这 r 分隔物 和 发生 一些 脉冲 在 这 向上 或者 向下
信号 取决于 在 这 边缘 位置 的 这 反转 时钟. 这 pllen 位 在 pllcon
寄存器 是 使用 至 使能 这 时钟 一代. 当 这 pll 是 锁, 这 位 plock
在 pllcon 寄存器 (看 图示 7) 是 设置.
这 chp 块 是 这 承担 打气 那 发生 这 电压 涉及 为 这 vco 用
injecting 或者 extracting charges 从 这 外部 过滤 连接 在 pllf 管脚 (看
图示 8). 值 的 这 过滤 组件 是 详细地 在 这 部分 “dc
characteristics”.
这 vco 块 是 这 电压 控制 振荡器 控制 用 这 电压 v
REF
pro-
duced 用 这 承担 打气. 它 发生 一个 正方形的 波 信号: 这 pll 时钟.
图示 7.
pll 块 图解 和 标识
图示 8.
pll 过滤 连接
这 典型 值 是: r = 100
Ω
, c1 = 10 nf, c2 = 2.2 nf.
VSS
X1
X2
Q
C1
C2
PLLEN
pllcon.1
n3:0
n 分隔物
r 分隔物
VCO usb 时钟
USBclk
OSC
clk R 1+
()×
N1+
-----------------------------------------------=
OSC
时钟
PFLD
PLOCK
pllcon.0
PLLF
CHP
Vref
向上
向下
r3:0
USB
时钟
usb 时钟 symbol
VSS
PLLF
R
C1
C2
VSS