3-11
i/o 寻址
在 这 80c88, i/o 行动 能 地址 向上 至 一个 最大
的 64k i/o 寄存器. 这 i/o 地址 呈现 在 这 一样
format 作 这 记忆 地址 在 总线 线条 a15-a0. 这
地址 线条 a19-a16 是 零 在 i/o 行动. 这 vari-
能 i/o 说明, 这个 使用 寄存器 dx 作 一个 pointer,
有 全部 地址 能力, 当 这 直接 i/o 说明
直接地 地址 一个 或者 二 的 这 256 i/o 字节 locations 在
页 0 的 这 i/o 地址 空间. i/o 端口 是 addressed 在
这 一样 manner 作 记忆 locations.
designers familiar 和 这 8085 或者 upgrading 一个 8085
设计 应当 便条 那 这 8085 地址 i/o 和 一个 8-位
地址 在 两个都 halves 的 这 16-位 地址 总线. 这
80c88 使用 一个 全部 16-位 地址 在 它的 更小的 16 地址
线条.
外部 接口
处理器 重置 和 initialization
处理器 initialization 或者 开始 向上 是 accomplished 和
触发 (高) 的 这 重置 管脚. 这 80c88 重置 是
必需的 至 是 高 为 更好 比 四 时钟 循环. 这
80c88 将 terminate 行动 在 这 高-going 边缘 的
重置 和 将 仍然是 dormant 作 长 作 重置 是 高.
这 低-going 转变 的 重置 triggers 一个 内部的 重置
sequence 为 大概 7 时钟 循环. 之后 这个 间隔
这 80c88 运作 正常情况下, beginning 和 这 操作指南
在 绝对 location ffffoh (看 图示 2). 这 重置
输入 是 内部 同步 至 这 处理器 时钟. 在
initialization, 这 高 至 低 转变 的 重置 必须
出现 非 sooner 比 50
µ
s 之后 电源 向上, 至 准许 完全
initialization 的 这 80c88.
nmi 将 不 是 公认的 如果 asserted 较早的 至 这 第二
clk 循环 下列的 这 终止 的 重置.
总线 支撑 电路系统
至 避免 高 电流 情况 造成 用 floating 输入 至
cmos 设备 和 至 eliminate 这 需要 为 拉-向上/向下
电阻器, “bus-hold” 电路系统 有 被 使用 在 80c88 管脚
2-16, 26-32 和 34-39 (看 图示 6a 和 6b). 这些
电路 维持 一个 有效的 逻辑 状态 如果 非 驱动 源 是
呈现 (i.e., 一个 unconnected 管脚 或者 一个 驱动 源 这个
变得 至 一个 高 阻抗 状态).
至 override 这 “bus hold” 电路, 一个 外部 驱动器 必须 是
有能力 的 供应 400
µ
一个 最小 下沉 或者 源 电流
在 有效的 输入 电压 水平. 自从 这个 “bus hold” 电路系统 是
起作用的 和 不 一个 “resistive” 类型 元素, 这 有关联的
电源 供应 电流 是 negligible. 电源 消耗 是 sig-
nificantly 减少 当 对照的 至 这 使用 的 被动的 拉-
向上 电阻器.
中断 行动
中断 行动 下降 在 二 classes: 软件 或者
硬件 initiated. 这 软件 initiated 中断 和
软件 aspects 的 硬件 中断 是 specified 在 这
操作指南 设置 描述. 硬件 中断 能 是
classified 作 nonmaskable 或者 maskable.
中断 结果 在 一个 转移 的 控制 至 一个 新 程序
location. 一个 256 元素 表格 containing 地址 pointers 至
这 中断 维护 程序 locations resides 在 绝对
locations 0 通过 3ffh (看 图示 2), 这个 是 保留
为 这个 目的. 各自 元素 在 这 表格 是 4 字节 在 大小
和 corresponds 至 一个 中断 “type”. 一个 interrupting
设备 供应 一个 8-位 类型 号码, 在 这 中断
acknowledge sequence, 这个 是 使用 至 vector 通过 这
适合的 元素 至 这 新 中断 维护 程序
location.
表格 7.
S2 S1 S0 特性
0 0 0 中断 acknowledge
0 0 1 读 i/o
0 1 0 写 i/o
0 1 1 Halt
1 0 0 操作指南 fetch
1 0 1 读 数据 从 记忆
1 1 0 写 数据 至 记忆
1 1 1 被动的 (非 总线 循环)
表格 8.
S4 S3 特性
0 0 alternate 数据 (extra 段)
0 1 堆栈
1 0 代号 或者 毫无
1 1 数据
图示 19a. 总线 支撑 电路系统 管脚 2-16, 35-39
图示 19b. 总线 支撑 电路系统 管脚 26-32, 34
输出
驱动器
输入
缓存区
输入
保护
电路系统
BOND
PAD
外部
管脚
PV
CC
输出
驱动器
输入
缓存区
输入
保护
电路系统
BOND
PAD
外部
管脚
80C88
: 点此下载
