内部的 数据 总线: id[15:0]
at43101"一个"
记忆 设备
d[15:0]
记忆 设备 记忆 设备
记忆 设备
记忆 DEVICEMEMORY 设备
OE* CE* WE*
at43101"b"
数据 数据 数据
DATADATADATA
a[8:0]
a[24:9]
ice[7:0]*
IWEH*
IOEH*
OE* CE* WE* OE* CE* WE* OE* CE* WE*
OE* CE* WE*OE* CE* WE*
IOEL*
IWEL*
WP
IWP*
WE*
REG*
A0
CE1*
OE*
WE*
CE2*
r/b*
IR*
REG*
ia[24:9]
ia[8:1]
dec[2:0]
sel[1:0]
sgl/dbl*
重置
重置
OE*
CE1*
CE2*
W PATT
ir/b*
系统 块 图解
运作
这 at43101 是 使用 在 pairs 至 执行 pcmcia
释放 2.1 兼容 记忆 cards 作 显示 在 这 sys-
tem 块 图解 和 在 这 内部的 碎片 块 图解.
两个都 pcmcia 信号 和 记忆 设备 连接 直接地
至 这 at43101 和 非 额外的 组件 必需的. 这
at43101 acts 作 一个 数据 和 地址 缓存区 和 地址 和
控制 信号 解码器 为 两个都 一个 外部 记忆 排列 和
一个 内部的 256x8 e2prom 这个 包含 这 card infor-
mation 结构.
这 记忆 card 是 编排 在 这 一般 记忆 ad-
dress 空间 的 pcmcia 符合 至 这 地址 信号
连接 至 这 dec[2:0], sel[1:0], 和 sgl/dbl* 输入.
在 一个 典型 配置, sgl/dbl* 和 sel[1:0] 是 系
高 或者 left floating 自从 它们 是 牵引的 向上 内部. 然后
dec[2:0] 函数 作 直接 输入 至 这 地址/碎片 使能
解码器.
为 例子, a[25:23] 是 连接 至 dec[2:0] 和
ia[22:1] 是 连接 至 a[21:0] 的 十六 4 mbyte 设备.
便条 那 a0 是 使用 在 conjunction 和 ce1* 和 ce2* 至
decode 这 数据 进入 和 是 不 使用 作 一个 一般
记忆 地址. a[25:23] 然后 决定 这个 ice[7:0]
线条 是 起作用的.
mixed 记忆 大小 产品 能 使用 sgl/dbl* 牵引的
低 至 使能 一个 mixed 模式 解码. 这个 然后 使能
也 dec[2:0] 或者 sel[1:0] 作 输入 至 这 地址/碎片
使能 解码器 为基础 在 这 状态 的 sel[1:0].
为 例子, 这 一般 记忆 空间 包含 第八
1 mbyte sram 设备 和 六 4 mbyte flash 设备.
a[22:21] 是 连接 至 dec[1:0] (dec[2] 是 一个 don’t care)
和 a[24:23] 是 连接 至 sel[1:0]. 然后 ia[22:1] 是
使用 至 连接 至 a[19:0] 的 这 sram 和 a[21:0] 的 这
flash 设备. ice[3:0]* 是 连接 至 这 四 sram
banks 和 ice[7:5] 至 这 三 flash banks. 这 sram 是
然后 记忆 编排 至 这 更小的 4 m words 的 寻址
和 这 flash 至 这 next 12 m words. 所有 寻址 是 con-
tiguous. 注意 那 ice4* 能 不 是 使用 和 这个 解码
scheme.
4
AT43101
: 点此下载
