sgl/dbl* = h sgl/dbl* = l
sel[1:0] dec[2:0] ice[7:0]* sel[1:0] dec[2:0] ice[7:0]*
XX LLL HHHHHHHL LL XLL HHHHHHHL
XX LLH HHHHHHLH LL XLH HHHHHHLH
XX LHL HHHHHLHH LL XHL HHHHHLHH
XX LHH HHHHLHHH LL XHH HHHHLHHH
XX HLL HHHLHHHH
XX HLH HHLHHHHH LH XXX HHLHHHHH
XX HHL HLHHHHHH HL XXX HLHHHHHH
XX HHH LHHHHHHH HH XXX LHHHHHHH
地址 解码器 运作
OE* WE* CE2* CE1* A0 IOEL* IOEH* IWEL* IWEH*
HHXXXHHHH
LHHHXHHHH
LHHLLLHHH
LHHLHHLHH
LHLHXHLHH
LHLLXLLHH
HLHHXHHHH
HLHLLHHLH
HLHLHHHHL
HL LHXHHHL
HLLLXHHLL
字节 控制 逻辑 运作
这 at43101 提供 独立的 输出 和 写 使能 为
这 upper 和 更小的 字节 的 这 记忆 排列 至 执行
字节 寻址. 这 assertion 的 这些 输出 下面 这
控制 的 a0, ce2*, ce1*, oe* 和 we* 是 给 用 这
下列的 表格 当 reg* 是 高.
这 iwp* 输入 提供 写 保护 为 一般
记忆. 当 iwp* 是 低, assertion 的 iwel* 和
iweh* 是 inhibited. 这 wpatt 输入 提供 写 pro-
tection 为 这 attribute 记忆 当 高. 这个 信号 是
牵引的 向下 内部 为 产品 不 需要 写
保护. 在 增加, 这 at43101 是 无能 为 3 milli-
秒 在 电源 向上 至 阻止 写 从 occurring
至 也 attribute 或者 一般 记忆. 这 状态 的 这
a*/b 管脚 是 也 latched 在 这个 时间. 这 at43101 做
不 支持 这 optional pcmcia wait* 信号.
AT43101
5
: 点此下载
