36
AT45BR3214B
3356b–dflash–10/04
写 循环 1 (swe控制)
(1)
,
(4)
,
(8)
写 循环 2 (scs1, scs2 控制)
(1)
,
(4)
,
(8)
注释: 1. 一个 写 occurs 在 这 overlap 的 一个 低 swe, 一个 低 scs1, 一个 高 scs2 和 一个 低 sub和/或者 slb.
2. t
WR
是 量过的 从 这 早期 的 scs1, slb, sub, 或者 swegoing 高 或者 scs2 going低 至 这 终止 的 写 循环.
3. 在 这个 时期, i/o 管脚 是 在 这 输出 状态 所以 那 这 输入 信号 的 opposite 阶段 至 这 输出 必须 不 是
应用.
4. 如果 这 scs1
, slb和 sub低 转变 和 scs2 高 转变 出现 同时发生地 和 这 swe低 转变 或者 之后
这 swe转变, 输出 仍然是 在 一个 高 阻抗 状态.
5. q (数据 输出) 是 这 same 阶段 和 这 写数据 的 这个 写 循环.
6. q (数据 输出) 是 这 read 数据 的 这 next 地址.
7. 转变 是 量过的 ± 200 mv from 稳步的 状态. 这个 参数 是 抽样 和 不 100% 测试.
8. SCS1
在 高 为 这 备用物品, 低 为 起作用的 scs2 在 低 为 这 备用物品, 高 为 起作用的. sub和 slb在 高 为 这 备用物品,
低 为 起作用的.
地址
SWE
sub, slb
数据 在
SCS1
SCS2
数据 输出
t
WC
t
CW
t
AW
t
BW
t
WP
t
作
t
WHZ
t
WR
t
DW
t
DH
t
OW
数据 有效的
高-z
t
作
(2)
(5) (5)
(3)(7)
地址
SWE
sub, slb
数据 在
SCS1
SCS2
数据 输出
t
WC
t
CW
t
AW
t
BW
t
WP
t
作
t
WR
t
DW
t
DH
数据 有效的
高-z
(2)
高-z
: 点此下载
