2
4 meg x 4 fpm dram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
d49_5v.p65 – rev. 5/00 ©2000, micron 技术, 公司
4 meg x 4
fpm dram
额外的 columns 将 是 accessed 用 供应 有效的
column 地址, strobing cas# 和 支持 ras#
低, 因此 executing faster 记忆 循环. returning
ras# 高 terminates 这 页 模式 的 运作,
i.e., closes 这 页.
dram refresh
preserve 准确无误的 记忆 cell 数据 用 维持
电源 和 executing 任何 ras# 循环 (读, 写)
或者 ras# refresh 循环 (ras#-仅有的, cbr, 或者 hid-
den) 所以 那 所有 结合体 的 ras# 地址 (2,048
为 2k 和 4,096 为 4k) 是 executed 在里面
t
REF
(最大值), regardless 的 sequence. 这 cbr 和 自
refresh 循环 将 invoke 这 内部的 refresh 计数器
为 自动 ras# 寻址.
一个 optional 自 refresh 模式 是 也 有 这
“s” 版本. 这 自 refresh 特性 是 initiated 用
performing 一个 cbr refresh 循环 和 支持 ras#
低 为 这 指定
t
rass. 这 “s” 选项 准许 这
用户 这 选择 的 一个 全部地 静态的, 低-电源 数据 reten-
tion 模式 或者 一个 动态 refresh 模式 在 这 扩展
refresh 时期 的 128ms, 或者 31.25µs 每 行 为 一个 4k
refresh 和 62.5µs 每 行 为 一个 2k refresh, 当 使用
一个 distributed cbr refresh. 这个 refresh 比率 能 是
应用 在 正常的 运作, 作 好 作 在 一个
备用物品 或者 电池 backup 模式.
这 自 refresh 模式 是 terminated 用 驱动 ras#
高 为 一个 最小 时间 的
t
rps. 这个 延迟 准许 为
这 completion 的 任何 内部的 refresh 循环 那 将
是 在 处理 在 这 时间 的 这 ras# 低-至-高
转变. 如果 这 dram 控制 使用 一个 distributed
cbr refresh sequence, 一个 burst refresh 是 不 必需的
在之上 exiting 自 refresh. 不管怎样, 如果 这 dram con-
troller 运用 ras#-仅有的 或者 burst cbr refresh se-
quence, 所有 rows 必须 是 refreshed 和 一个 refresh 比率 的
t
rc 最小 较早的 至 resuming 正常的 运作.
备用物品
returning ras# 和 cas# 高 terminates 一个
记忆 循环 和 减少 碎片 电流 至 一个 减少
备用物品 水平的. 这 碎片 是 preconditioned 为 这 next
循环 在 这 ras# 高 时间.
一般 描述
这 4 meg x 4 dram 是 一个 randomly accessed, 固体的-
状态 记忆 containing 16,777,216 位 有组织的 在
一个 x4 配置. ras# 是 使用 至 获得 这 行
地址 (第一 11 位 为 2k 和 第一 12 位 为 4k). once
这 页 有 被 opened 用 ras#, cas# 是 使用 至 获得
这 column 地址 (这 latter 11 位 为 2k 和 这
latter 10 位 为 4k; 地址 管脚 a10 和 a11 是 “don’t
care”).
读 和 写 循环 是 选择 和 这 we#
输入. 一个 逻辑 高 在 we# dictates 读 模式, 当
一个 逻辑 低 在 we# dictates 写 模式. 在 一个
写 循环, 数据-在 (d) 是 latched 用 这 下落 边缘
的 we# 或者 cas#, whichever occurs last. 如果 we# 变得
低 较早的 至 cas# going 低, 这 输出 管脚
仍然是 打开 (高- z) 直到 这 next cas# 循环,
regardless 的 oe#.
一个 逻辑 高 在 we# dictates 读 模式, 当 一个
逻辑 低 在 we# dictates 写 模式. 在 一个
写 循环, 数据-在 (d) 是 latched 用 这 下落 边缘
的 we# 或者 cas#, whichever occurs last. 一个 early
写 occurs 当 we# 是 带去 低 较早的 至 cas#
下落. 一个 late 写 或者 读-modify-写
occurs 当 we# falls 之后 cas# 是 带去 低. 在
early 写 循环, 这 数据 输出 (q) 将 仍然是
高-z regardless 的 这 状态 的 oe#. 在 late
写 或者 读-modify-写 循环, oe# 必须 是
带去 高 至 使不能运转 这 数据 输出 较早的 至
应用 输入 数据. 如果 一个 late 写 或者 读-
modify-写 是 attempted 当 keeping oe# 低,
非 写 将 出现, 和 这 数据 输出 将 驱动
读 数据 从 这 accessed location.
这 四 数据 输入 和 这 四 数据 输出 是
routed 通过 四 管脚 使用 一般 i/o, 和 管脚
方向 是 控制 用 we# 和 oe#.
这 mt4lc4m4b1 和 mt4lc4m4a1 必须 是
refreshed periodically 在 顺序 至 retain 贮存 数据.
快 页 模式 进入
页 行动 准许 faster 数据 行动 (读,
写 或者 读-modify-写) 在里面 一个 行-
地址-定义 页 boundary. 这 页 循环 是 al-
方法 initiated 和 一个 行 地址 strobed 在 用 ras#,
followed 用 一个 column 地址 strobed 在 用 cas#.
: 点此下载
