降低 系统 延迟 用 polling 在 ack.
在 这 内部的 写 循环, 这 记忆 discon-
nects 它自己 从 这 总线 在 顺序 至 copy 这 数据
从 这 内部的 latches 至 这 记忆 cells. 这
最大 值 的 这 写 时间 (tw) 是 给 在
这 交流 特性 表格, 自从 这 典型 时间
是 shorter, 这 时间 seen 用 这 系统 将 是
减少 用 一个 ack polling sequence issued 用 这
主控. 这 sequence 是 作 跟随:
– 最初的 condition: 一个 写 是 在 progress (看 图-
ure 7).
– 步伐 1: 这 主控 issues 一个 开始 情况
followed 用 一个 设备 选择 字节 (1st 字节 的
这 新 操作指南).
– 步伐 2: 如果 这 记忆 是 busy 和 这 内部的
写 循环, 非 ack 将 是 returned 和 这
主控 变得 后面的 至 步伐 1. 如果 这 记忆
有 terminated 这 内部的 写 循环, 它 将
respond 和 一个 ack, 表明 那 这 mem-
ory 是 准备好 至 receive 这 第二 部分 的 这
next 操作指南 (这 第一 字节 的 这个 instruc-
tion 是 already sent 在 步伐 1).
读 行动
读 行动 是 独立 的 这 状态 的 这
模式 管脚. 在 传送, 这 记忆 内容 是 设置
在 所有 "1’s" (或者 ffh).
电流 地址 读.
这 记忆 有 一个 inter-
nal 字节 地址 计数器. 各自 时间 一个 字节 是 读,
这个 计数器 是 incremented. 为 这 电流 ad-
dress 读 模式, 下列的 一个 开始 情况,
这 主控 发送 一个 记忆 地址 和 这 r
W
位 设置 至 ’1’. 这 记忆 acknowledges 这个 和
输出 这 字节 addressed 用 这 内部的 字节
地址 计数器. 这个 计数器 是 然后 incremented.
这 主控 做 不 acknowledge 这 字节 输出-
放, 但是 terminates 这 转移 和 一个 停止 con-
dition.
随机的 地址 读.
一个 dummy 写 是 每-
formed 至 加载 这 地址 在 这 地址
计数器, 看 图示 10. 这个 是 followed 用 另一
开始 情况 从 这 主控 和 这 字节
地址 是 重复的 和 这 r
w 位 设置 至 ’1’. 这
记忆 acknowledges 这个 和 输出 这 字节
addressed. 这 主控 有 至 不 acknowledge
这 字节 输出, 但是 terminates 这 转移 和 一个
停止 情况.
停止
开始
字节 写 dev sel 字节 地址 数据 在
开始
MULTIBYTE
和
页 写
dev sel 字节 地址
数据 在 1 数据 在 2
AI00793
停止
数据 在 n
ACK ACK ACK
r/w
ACK ACK ACK
r/w
ACK ACK
图示 8. 写 模式 sequence (st24/25c01 和 st24c01r)
10/16
st24/25c01, st24c01r, st24/25w01
: 点此下载
