40mx 和 42mx fpga families
1-10 v6.0
设计 仔细考虑
它 是 推荐 至 使用 一个 序列 70
Ω
末端
电阻 在 每 探查 连接器 (sdi, sdo, 模式,
dclk, pra 和 prb). 这 70
Ω
序列 末端 是 使用
至 阻止 数据 传递 corruption 在 probing
和 读 后面的 这 checksum.
ieee 标准 1149.1boundary scan 测试
(bst) 电路系统
42mx24 和 42mx36 设备 是 兼容 和 ieee
标准 1149.1 (informally知道 作 joint 测试
action 组 标准 或者 jtag), 这个 定义 一个 设置 的
硬件 architecture 和 mechanisms 为 费用-有效的
板-水平的 测试. 这 基本 mx boundary-scan 逻辑
电路 是 composed 的 这 tap (测试 进入 端口), tap
控制, 测试 数据 寄存器 和 操作指南 寄存器
(图示 1-14 在 页 1-11). 这个 电路 支持 所有
mandatory ieee 1149.1 说明 (extest, 样本/
preload 和 绕过) 和 一些optional 说明.
表格 3 在 页 1-11describes 这 端口 那 控制
jtag 测试, 当表格 4 在 页 1-11describes 这
测试 说明 supported 用 这些 mx 设备.
各自 测试 部分 是 accessed 通过 这 tap, 这个 有
四 有关联的 管脚: tck (test 时钟 输入), tdi 和 tdo
(测试 数据 输入 和 输出放), 和 tms (测试 模式
选择).
这 tap 控制 是 一个 四-位 状态 机器. 这 '1's
和 '0's 代表 这 值那 必须 是 呈现 在 tms
在 一个 rising 边缘 的 tck 为 这 给 状态 转变 至
出现. ir 和 dr 表明 那 这 操作指南 寄存器 或者
这 数据 寄存器 是 运行 在 那 状态.
这 tap 控制 receives 二 控制 输入 (tms 和
tck) 和 发生 控制 和 时钟 信号 为 这 rest
的 这 测试 逻辑 architecture. 在 电源-向上, 这 tap
控制 enters 这 测试-logic-重置 状态. 至 保证
一个 重置 的 这 控制 从 任何 的 这 可能 states,
tms 必须 仍然是 高 为 five tck 循环.
42mx24 和 42mx36 设备 support 三 类型 的 测试
数据 寄存器: 绕过, 设备 identification, 和
boundary scan. 这 绕过 register 是 选择 当 非
其它 寄存器 needs 至 是accessed 在 一个 设备. 这个
speeds 向上 测试 数据 转移 至 其它 设备 在 一个 测试
数据 path. 这 32-位 设备 identification 寄存器 是 一个
变换 寄存器 和 四 地方 (最低 重大的 字节
(lsb), id 号码, 部分 号码 和 版本). 这
boundary-scan 寄存器 observes 和 控制 这 状态 的
各自 i/o 管脚.
图示 1-13 •
硅 explorer ii 建制 和 42mx
Table2 •
设备 配置 选项 为 探查 能力
安全 fuse(s)
编写程序 模式 pra, prb
1
sdi, sdo, dclk
1
非 低 用户 i/os
2
用户 i/os
2
非 高 探查 电路 输出 探查 电路 输入
Yes – 探查 电路 secured 探查 电路 secured
注释:
1. 避免 使用 sdi, sdo, dclk, pra 和 prb 管脚 作 输入 或者 bidirectional 端口. 自从 这些 管脚 是 起作用的 在 probing, input
信号 将 不 通过 通过 这些 管脚 和 将 导致 contention.
2. 如果 非 用户 信号 是 assigned 至 这些 管脚, 它们 将 behave 作 unused i/os 在 这个 模式.看 这 <zblue>“pin descriptions”部分
在 页 77 为 信息 在 unused i/o 管脚.
42MX
硅
explorer ii
PRA
PRB
SDO
DCLK
SDI
模式
串行 连接
至 windows pc
16 逻辑 分析器 途径
: 点此下载
