8
图示 5. HC 建制 时间, 支撑 时间, 除去 时间,
和 传播 延迟 时间 为 边缘
triggered sequential 逻辑 电路
图示 6. HCT 建制 时间, 支撑 时间, 除去 时间,
和 传播 延迟 时间 为 边缘
triggered sequential 逻辑 电路
测试 电路 和 波形
(持续)
t
r
C
L
t
f
C
L
地
V
CC
地
V
CC
50%
90%
10%
地
时钟
输入
数据
输入
输出
设置, 重置
或者 preset
V
CC
50%
50%
90%
10%
50%
90%
t
REM
t
PLH
t
su(h)
t
TLH
t
THL
t
h(l)
t
PHL
IC
C
L
50pF
t
su(l)
t
h(h)
t
r
C
L
t
f
C
L
地
3V
地
3V
1.3v
2.7v
0.3v
地
时钟
输入
数据
输入
输出
设置, 重置
或者 preset
3V
1.3v
1.3v
1.3v
90%
10%
1.3v
90%
t
REM
t
PLH
t
su(h)
t
TLH
t
THL
t
h(l)
t
PHL
IC
C
L
50pF
t
su(l)
1.3v
t
h(h)
1.3v
cd54hc4040, cd74hc4040, cd54hct4040, cd74hct4040