br24l08-w / br24l08f-w / br24l08fj-w
记忆 ics
br24l08fv-w / br24l08fvm-w
19/25
•
这 最小 值 r
PU
这 最小 值 的 r
PU
是 决定 用 下列的 factors.
c
满足 这 情况 那 v
OLMAX
=
0.4v, i
OLMAX
=
3ma 当 这 设备 输出 低 在 sda 线条.
R
PU
≥
V
CC
−
V
OL
I
OL
≤
I
OL
V
CC
−
V
OL
R
PU
d
V
OLMAX
(
=
0.4v) 必须 是 更小的 比 这 输入 低 水平的 的 这 控制 和 这 可擦可编程只读存储器 包含
推荐 噪音 余裕 (0.1v
CC
).
V
OLMAX
≤
V
IL
−
0.1v
CC
R
PU
≥
3
−
0.4
3
×
10
−
3
≥
867 [
Ω
]
examples : v
CC
=
3v, v
OL
=
0.4v, i
OL
=
3ma, 这 v
IL
的 这 控制 和 这 可擦可编程只读存储器 是 v
IL
=
0.3v
CC
符合 至
和
所以 那 情况 是 符合
1
2
V
OL
V
IL
=
0.4[v]
=
0.3
×
3
=
0.9[v]
•
拉 向上 resister 的 scl 管脚
在 这 情况 那 scl 是 控制 用 cmos output, 这 拉 向上 resister的 scl 是 不 需要.
但是 在 这 情况 那 那里 是 一个 timing 在 这个 scl 是 hi-z, 连接 scl 至 v
CC
和 拉 向上 resister.
一些
∼
一些 dozen k
Ω
是 推荐 作 一个 拉 向上 resister, 这个 是 考虑 和 这 驱动 能力 的 这
输出 端口 的 这 控制.
7) 连接 的 a0, a1, a2, wp 管脚
•
连接 的 设备 地址 管脚 (a0, a1, a2)
这 状态 的 设备 地址 管脚 是 对照的 和 这 设备 地址 send 用 这 主控, 然后 一个 的 这 设备
这个 是 连接 至 这 完全同样的 总线 是 选择. 拉 向上 或者 向下 这些 管脚, 或者 连接 它们 至 v
CC
或者 地.
管脚 这个 是 不 使用 作 设备 地址 (n.c. 管脚) 将 是 也 高, 低, 和 hi-z.
这 类型 的 这 设备 这个 有 n.c. piN br24l16 / f / fj / fv/ fvm-w a0, a1, a2
br24l08 / f / fj / fv/ fvm-w a0, a1
br24l04 / f / fj / fv / fvm-w A0
•
连接 的 wp 管脚
这 wp 输入 准许 或者 inhibits 写 行动. 当 wp 是 高, 仅有的 读 是 有 和 写 至 任何
地址 是 inhibited. 两个都 读 和 写 是 有 当 wp 是 低.
在 这 情况 那 这 设备 是 使用 作 一个 只读存储器, 它 是 推荐 那 wp 是 牵引的 向上 或者 连接 至 v
CC
.
在 这 情况 那 两个都 读 和 写 是 运作, wp 管脚 必须 是 牵引的 向下 或者 连接 至 地 或者
控制.
: 点此下载
