ADG794
rev. 0 | 页 6 的 12
管脚 配置 和 function 描述
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
S1A
S1B
D1
D2
S2B
S2A
在
EN
S4A
S4B
S3B
地 D3
S3A
D4
V
DD
顶 视图
(不 至 规模)
ADG794
05150-002
图示 2. 管脚 配置
表格 5. 管脚 函数 描述
管脚 号码 Mnemonic 描述
1 在 逻辑 控制 输入. 这 逻辑 level 在 这个 输入 控制 这 operati在 的 这 multiplexers (看 表格 4).
2 S1A 一个-一侧 源 终端 的mux1. 能 是 一个 输入 或者 输出.
3 S1B b-一侧 源 终端 的mux1. 能 是 一个 输入 或者 输出.
4 D1 流 终端 的 mux1. 能 是 一个 输入 或者 输出.
5 S2A 一个-一侧 源 终端 的mux2. 能 是 一个 输入 或者 输出.
6 S2B b-一侧 源 终端 的mux2. 能 是 一个 输入 或者 输出.
7 D2 流 终端 的 mux2. 能 是 一个 输入 或者 输出.
8 地 地面 涉及.
9 D3 流 终端 的 mux3. 能 是 一个 输入 或者 输出.
10 S3B b-一侧 源 终端 的mux3. 能 是 一个 输入 或者 输出.
11 S3A 一个-一侧 源 终端 的mux3. 能 是 一个 输入 或者 输出.
12 D4 流 终端 的 mux4. 能 是 一个 输入 或者 输出.
13 S4B b-一侧 源 终端 的mux4. 能 是 一个 输入 或者 输出.
14 S4A 一个-一侧 源 终端 的mux4. 能 是 一个 输入 或者 输出.
15
EN
mux 使能 逻辑 输入. 使能 或者 disables 这 multiplexers (看 表格 4).
16 v
DD
积极的 电源 供应 电压.