rev. 0
–17–
ad5260/ad5262
V
O
, i
D
, 和 v
D
是 interdependent 变量. 和 恰当的 选择
的 r2b, 一个 equilibrium 将 是 reached 此类 那 v
O
converges. r2b
能 是 在 序列 和 一个 分离的 电阻 至 增加 这 振幅,
但是 这 总的 阻抗 不能 是 too 大 至 使湿透 这 输出.
在 两个都 电路 在 计算数量 21 和 22, 这 频率 tuning 需要
那 两个都 rdacs 是 调整 至 这 一样 settings. 自从 这 二
途径 将 是 调整 一个 在 一个 时间, 一个 intermediate 状态 将
出现 那 将 不 是 可接受的 为 确实 产品. 作 一个
结果, 不同的 设备 能 也 是 使用 在 daisy-chained 模式 所以
那 部分 能 是 编写程序 至 这 一样 设置 同时发生地.
+5V
OP1177
V
O
–5V
R2A
2.1k
D1
D2
R2B
10k
VN
R1
1k
AB
W
r1 = r1 = r2b = ad5262
d1 = d2 = 1n4148
AD5262
C
2.2nf
R
10k
AB
W
VP
C
2.2nf
频率
调整
R
10k
一个
B
W
U1
振幅
调整
图示 22. 可编程序的 振荡器 和
振幅 控制
阻抗 范围调整
这 ad5260/ad5262 提供 20 k
W
, 50 k
W
, 和 200 k
W
名义上的
阻抗. 为 用户 who 需要 更小的 阻抗 和 安静的 维持 这
号码 的 步伐 调整, 它们 能 并行的 多样的 设备. 为
例子, 图示 23 显示 一个 简单的 scheme 的 paralleling 两个都
途径 的 这 ad5262. 至 调整 half 的 这 阻抗成直线地
每 步伐, 用户 需要 至 程序 两个都 途径 coherently 和
这 一样 settings.
W1
A1
B1
W2
A2
B2
LD
V
DD
图示 23. 减少 阻抗 用 half 和 直线的
调整 特性
在 电压 分隔物 模式, 一个 更 更小的 阻抗 能 是 达到
用 paralleling 一个 分离的 电阻 作 显示 在 图示 24. 这 equiva-
lent阻抗 变为:
R
D
RR R
WB eq W
_
=§§
()
+
256
12
(16)
R
D
RR R
WA eq W
_
=-
Ê
Ë
Á
ˆ
¯
˜
§§
()
+
1
256
12
(17)
W
一个
B
R2
R1
r2 << r1
图示 24. lowering 这 名义上的 阻抗
计算数量 23 和 24 显示 那 这 数字的 电位器 改变步伐
成直线地. 在 这 其它 hand, log taper 调整 是 通常地 前-
ferred 在 产品 像 音频的 控制.图示 25显示另一
方法 的 阻抗 范围调整. 在 这个 电路, 这 小 这 r2 和
遵守 至 r
AB
, 这 更多 这 pseudo-log taper 典型的 是haves.
V
O
一个
B
R1
R2
V
i
W
图示 25. 电阻 范围调整 和 log 调整
特性
rdac 电路 simulation 模型
这 内部的 parasitic capacitances 和 这 外部 电容的
负载 支配 这 交流 特性 的 这 rdacs. 配置
作 一个 分压器 分隔物, 这 –3 db 带宽 的 这 ad5260
(20 k
W
电阻) measures 310 khz 在 half 规模. tpc 20 提供
这 大 信号 bode plot 特性 的 这 三 有
电阻 版本 20 k
W
, 50 k
W
, 和 200 k
W
. 一个 parasitic simulation
模型 是 显示 在 图示 26. listing i 提供 一个 macro 模型
网 列表 为 这 20 k
W
rdac.
AB
55pF
C
一个
25pF
C
B
25pF
C
W
RDAC
20k
W
图示 26. rdac 电路 simulation 模型 为 rdac = 20 k
W
listing i. macro 模型 网 列表 为 rdac
param d=256, rdac=20e3
*
子电路定义 dpot (一个,w,b)
*
CA 一个 0 25e-12
RWA 一个 W {(1-d/256)
*
RDAC+60}
CW W 0 55e-12
RWB W B {d/256
*
RDAC+60}
CB B 0 25e-12
*
.ends dpot
: 点此下载
