rev. 0
ad5260/ad5262
–8–
所有 数字的 输入 是 保护 和 一个 序列 输入 电阻 和
并行的 齐纳 静电释放 结构作显示 在 图示 6.这个 一个pplies
至 数字的输入 管脚
CS
, sdi, sdo,
PR
,
SHDN
, 和 clk.
340
逻辑
图示 6. 静电释放 保护 的 数字的 管脚
一个, b, w
V
SS
图示 7. 静电释放 保护 的 电阻 terminals
布局 和 电源 供应 bypassing
它 是 一个 好的 实践 至 雇用 紧凑的, 最小-含铅的 长度
布局 设计. 这 leads 至 这 输入 应当 是 作 直接 作 pos-
sible
和 一个 最小 conductor 长度. 地面 paths 应当
有 低 阻抗 和 低 电感.
similarly, 它 是 也 一个 好的 实践 至 绕过 这 电源 供应
和 质量 电容 为 最佳的 稳固. 供应 leads 至 这
设备 应当 是 绕过 和 0.01
m
f–0.1
m
f disc 或者 碎片 ceram-
ics
电容. 低-等效串联电阻 1
m
f 至 10
m
f tantalum 或者 electrolytic
capaci
tors 应当 也 是 应用 在 这 供应 至 降低 任何
瞬时
disturbance (看 图示 8). 注意 这 数字的 地面
应当 也 是 joined remotely 至 这 相似物 地面 至 降低
这 地面 bounce.
V
SS
C3
C4
C1
C2
10
F
V
SS
V
DD
0.1
F
地
V
DD
0.1
F
10
F
图示 8. 电源 供应 bypassing
终端 电压 运行 范围
这 ad5260/ad5262 积极的 v
DD
和 负的 v
SS
电源
供应 定义 这 boundary 情况 为 恰当的 3-终端
数字的分压器 运作. 供应 信号 呈现 在 termi-
nals 一个, b,和 w 那 超过 v
DD
或者 v
SS
将 是 clamped 用 这
内部的 向前 片面的 二极管 (看 图示 9).
V
DD
一个
W
B
V
SS
图示 9. 最大 终端 电压 设置 用 v
DD
和 v
SS
这 地面 管脚 的 这 ad5260/ad5262 设备 是 primarily 使用
作 一个 数字的 地面 涉及, 这个 needs 至 是 系 至 这 pcb’s
一般 地面. 这 数字的 输入 控制 信号 至 这 ad5260/
ad5262 必须 是 关联 至 这 设备 地面 管脚 (地),
和 必须 satisfy 这 逻辑 水平的 定义 在 这 规格 表格
的 这个 数据 薄板. 一个 内部的 水平的 变换 电路 确保 那 这
一般模式 电压 范围 的 这 三 terminals extends
从 v
SS
至 v
DD
regardless 的 这 数字的 输入 水平的.
电源-向上 sequence
自从 那里 是 二极管 至 限制 这 电压 遵从 在 termi-
nals 一个, b, 和 w (看 图示 9), 它 是 重要的 至 电源 v
DD
/v
SS
第一 在之前 应用 任何 电压 至 terminals 一个, b, 和 w. 其它-
wise,这 二极管 将 是 向前 片面的 此类 那 v
DD
/v
SS
将 是
powered unintentionally 和 将 影响 这 rest 的 这 用户’s 电路.
这 完美的 电源-向上 sequence 是 在 这 下列的 顺序: 地,
V
DD
, v
SS
, v
L
,
数字的 输入, 和 v
一个/b/w
. 这 顺序 的 powering
V
一个
, v
B
, v
W
, 和 数字的 输入 是 不 重要的 作 长 作 它们
是 powered 之后 v
DD
/v
SS
.
daisy-chain 运作
这 串行-数据 输出 (sdo) 管脚 包含 一个 打开 流
n-频道 场效应晶体管. 这个 输出 需要 一个 拉-向上 电阻 至 trans-
fer 数据 至 这 next 包装’s sdi 管脚. 这个 准许 为 daisy
chaining 一些 rdacs 从 一个 单独的 处理器 串行 数据 线条.
这 拉-向上 电阻 末端 电压 能 是 大 比 这 v
DD
供应 电压. 它 是 推荐 至 增加 这 时钟 时期
当 使用 一个 拉-向上 电阻 至 这 sdi 管脚 的 这 下列的设备
在 序列 因为 电容的 加载 在 这 daisy-chain node
sdo-sdi 在 设备 将 induce 时间 延迟 至 subsequent
设备. 用户 应当 是 知道 的 这个 潜在的 问题 至达到
数据 转移 successfully (看 图示 10). 如果 二 ad5260s是 daisy-
chained, 这个 需要 一个 总的 的 16 位 的 数据. 这 第一 8 位,
complying和 这 format 显示 在 表格 i, go 至 u2, 和 这
第二 8 位 和 这 一样 format go 至 u1. 这
CS
应当 是
保持 低 直到 所有 16 位 是 clocked 在 它们的 各自的 串行
寄存器, 和 这
CS
是 然后 牵引的 高 至 完全 这 operation.
CS
CLK
SDOSDI
V
DD
CS
CLK
SDOSDIMOSI
C
SCLK SS
R
P
2.2k
AD5260 AD5260
U1
U2
图示 10. daisy-chain 配置
rdac 结构
这 rdac 包含 一个 string 的 equal 电阻 部分, 和 一个
排列 的 相似物 switches, 那 act 作 这 wiper 连接. 这
号码 的 positions 是 这 决议 的 这 设备. 这 ad5260/
ad5262 有 256 连接 点 准许 它 至 提供 更好的
比 0.4% 设置-能力 决议. 图示 11 显示 一个 相等的
结构 的 这 连接 在 这 三 terminals 那
制造 向上 一个 频道 的 这 rdac. 这 sw
一个
和 sw
B
will
总是 是 在, 当 一个 的 这 switches sw(0) 至 sw(2
N
– 1)
将 是 在 一个 在 一个 时间 取决于 在 这 阻抗 位置
解码 从 这 数据 位. 自从 这 转变 是 不 完美的, 那里 是
一个 60
W
wiper 阻抗, r
W
. wiper 阻抗 是 一个 函数 的
供应 电压 和 温度. 这 更小的 这 供应 电压, 这
高等级的 这 wiper 阻抗. similarly, 这 高等级的 这 温度,
这 高等级的 这 wiper 阻抗. 用户 应当 是 知道 的 这
contribution 的 这 wiper 阻抗 当 精确 prediction 的
这 输出 阻抗 是 需要.
: 点此下载
