ad7908/ad7918/ad7928
rev. 一个
TMS320C541
*
ad7908/
ad7918/
AD7928
*
CLKX
CLKR
DR
DT
FSX
FSR
V
DD
SCLK
DOUT
DIN
CS
V
驱动
*
额外的 管脚 移除 为 clarity
图示 21. 接合 至 这 tms320c541
ad7908/ad7918/ad7928 至 adsp-21xx
这 adsp-21xx 家族 的 dsps 是 连接 直接地 至 这
ad7908/ad7918/ad7928 没有 任何 glue 逻辑 必需的. 这
V
驱动
管脚 的 这 ad7908/ad7918/ad7928 takes 这 一样 供应
电压 作 那 的 这 adsp-218x. 这个 准许 这 模数转换器 至 运作
在 一个 高等级的 电压 比 这 串行 接口, i.e., adsp-218x,
如果需要.
这 sport0 控制 寄存器 应当 是 设置 向上 作 跟随:
tfsw = rfsw = 1, alternate framing
invrfs = invtfs = 1, 起作用的 低 框架 信号
dtype = 00, 正确的 justify 数据
slen = 1111, 16-位 数据-words
isclk = 1, 内部的 串行 时钟
tfsr = rfsr = 1, 框架 每 文字
irfs = 0
itfs = 1
这 连接 图解 是 显示 在 图示 22. 这 adsp-218x
有 这 tfs 和 rfs 的 这 sport 系 一起, 和 tfs 设置 作
一个 输出 和 rfs 设置 作 一个 输入. 这 dsp 运作 在 alternate
framing 模式 和 这 sport 控制 寄存器 是 设置 向上 作
描述. 这 框架 同步 信号 发生 在 这 tfs
是 系 至
CS
和 作 和 所有 信号 处理 产品 equi-
distant 抽样 是 需要. 不管怎样, 在 这个 例子 这 计时器
中断 是 使用 至 控制 这 抽样 比率 的 这 模数转换器, 和
下面 确实 情况 等距 抽样 将 不 是 达到.
ad7908/
ad7918/
AD7928
*
adsp-218x
*
SCLK
DR
RFS
TFS
DT
V
DD
SCLK
DOUT
CS
DIN
V
驱动
*
额外的 管脚 移除 为 clarity
图示 22. 接合 至 这 adsp-218x
这 计时器 寄存器, 为 例子, 是 承载 和 一个 值 那 将
provide 一个 中断 在 这 必需的 样本 间隔. 当 一个
中断 是 received, 一个 值 是 transmitted 和 tfs/dt (模数转换器
控制 文字). 这 tfs 是 使用 至 控制 这 rfs 和 因此 这
读 的 数据. 这 频率 的 这 串行 时钟 是 设置 在 这
sclkdiv 寄存器. 当 这 操作指南 至 transmit 和 tfs
是 给 (i.e., ax0 = tx0), 这 状态 的 这 sclk 是 审查. 这
dsp 将 wait 直到 这 sclk 有 gone 高, 低, 和 高
在之前 传递 将 开始. 如果 这 计时器 和 sclk 值 是
选择 此类 那 这 操作指南 至 transmit occurs 在 或者 near
这 rising 边缘 的 sclk, 然后 这 数据 将 是 transmitted 或者 它
将 wait 直到 这 next 时钟 边缘.
为 例子, 如果 这 adsp-2189 had 一个 20 mhz 结晶 此类 那
它 had 一个 主控 时钟 频率 的 40 mhz, 然后 这 主控 循环
时间 将 是 25 ns. 如果 这 sclkdiv 寄存器 是 承载 和
这 值 3, 然后 一个 sclk 的 5 mhz 是 得到, 和 第八 主控
时钟 时期 将 elapse 为 每 一个 sclk 时期. 取决于
在 这 throughput 比率 选择, 如果 这 计时器 寄存器 是 承载
和 这 值, say 803 (803 + 1 = 804), 100.5 sclks 将 出现
在 中断 和 subsequently 在 transmit instruc-
tions. 这个 situation 将 结果 在 nonequidistant 抽样 作 这
transmit 操作指南 是 occurring 在 一个 sclk 边缘. 如果 这 号码
的 sclks 在 中断 是 一个 全部的 integer 图示 的 n,
然后等距 抽样 will 是 执行 用 这 dsp.
ad7908/ad7918/ad7928 至 dsp563xx
这 连接 图解 在 图示 23 显示 如何 这 ad7908/
ad7918/ad7928 能 是 连接 至 这 essi (同步的
串行 接口) 的 这 dsp563xx 家族 的 dsps 从 motorola.
各自 essi (二 在 板) 是 运作 在 同步的 模式
(syn 位 在 crb = 1) 和 内部 发生 文字长度
框架 同步 为 两个都 tx 和 rx (位 fsl1 = 0 和 fsl0 = 0
在 crb). 正常的 运作 的 这 essi 是 选择 用 制造
mod = 0 在 这 crb. 设置 这 文字 长度 至 16 用 设置 位
wl1 = 1 和 wl0 = 0 在 cra. 这 fsp 位 在 这 crb应当
是 设置 至 1 所以 这 框架 同步 是 负的. 它 应当 是 指出 那
为 信号 处理 产品, 它 是 imperative 那 这 框架
同步 信号 从 这 dsp563xx 提供 equidis-
tant 抽样.
在 这 例子 显示 在 图示 23, 这 串行 时钟 是 带去 从
这 essi 所以 这 sck0 管脚 必须 是 设置 作 一个 输出, sckd = 1.
这 v
驱动
管脚 的 这 ad7908/ad7918/ad7928 takes 这 一样
供应 电压 作 那 的 这 dsp563xx. 这个 准许 这
模数转换器 至 运作 在 一个 高等级的 电压 比 这 串行 接口, i.e.,
dsp563xx, 如果 需要.
ad7908/
ad7918/
AD7928
*
DSP563xx
*
SCK
SRD
标准
SC2
V
DD
SCLK
DOUT
CS
DIN
V
驱动
*
额外的 管脚 移除 为 clarity
图示 23. 接合 至 这 dsp563xx
–23–
: 点此下载
