首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:179559
 
资料名称:AD5263BRU20-REEL7
 
文件大小: 84.72K
   
说明
 
介绍:
Preliminary Technical Data
 
 


: 点此下载
  浏览型号AD5263BRU20-REEL7的Datasheet PDF文件第1页
1
浏览型号AD5263BRU20-REEL7的Datasheet PDF文件第2页
2

3
浏览型号AD5263BRU20-REEL7的Datasheet PDF文件第4页
4
浏览型号AD5263BRU20-REEL7的Datasheet PDF文件第5页
5
浏览型号AD5263BRU20-REEL7的Datasheet PDF文件第6页
6
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
初步的Technical daT一个
四方形 +15v 数字的 电位器
AD5263
08 8月 ’02, rev prd
- 3 -
电的 特性 20k, 50k, 200k ohm 版本
(v
DD
=
+
5V
,
V
SS
= -5v, v
L
= +5v,
V
一个
= +v
DD
, v
B
= 0v, -40°c < t
一个
< +125°c 除非 否则 指出.)
参数 标识 情况 最小值 典型值
1
最大值 单位
spi (dis=’0’) 接口 定时 特性 应用 至 所有 部分 (注释 6,12)
输入 时钟 脉冲波 宽度 t
CH
,t
CL
时钟 水平的 高 或者 低 50 ns
数据 建制 时间 t
DS
20 ns
数据 支撑 时间 t
DH
20 ns
clk 至 sdo 传播 延迟
13
t
PD
R
L
= 1k
, c
L
< 20pf 1 150 ns
CS
建制 时间 t
CSS
20 ns
CS
高 脉冲波 宽度 t
CSW
40 ns
重置 脉冲波 宽度 t
RS
90 ns
clk 下降 至
CS
上升 支撑 时间 t
CSH
0 ns
CS
上升 至 时钟 上升 建制 t
CS1
10 ns
I
2
c (dis=’1’) 接口 定时 特性 应用 至 所有 部分(注释 6,12)
scl 时钟 频率 f
SCL
0 400 KHz
t
BUF
总线 自由 时间 在
停止 &放大; 开始
t
1
1.3 µs
t
hd;sta
支撑 时间 (重复的 开始) t
2
之后 这个 时期 这 第一 时钟 脉冲波 是 发生
0.6 µs
t
低 时期 的 scl 时钟 t
3
1.3 µs
t
高 时期 的 scl 时钟 t
4
0.6 µs
t
su;sta
建制 时间 为 开始 情况 t
5
0.6 µs
t
hd;dat
数据 支撑 时间 t
6
0 0.9 µs
t
su;dat
数据 建制 时间 t
7
100 ns
t
F
下降 时间 的 两个都 sda &放大; scl 信号 t
8
300 ns
t
R
上升 时间 的 两个都 sda &放大; scl 信号 t
9
300 ns
t
su;sto
建制 时间 为 停止 情况 t
10
0.6 µs
注释:
1. typicals 代表 平均 readings 在 +25°c 和 v
DD
= +5v, v
SS
= -5v.
2. 电阻 位置 非线性 错误 r-inl 是 这 背离 从 一个 完美的 值 量过的 在 这 最大 阻抗 和这 最小 阻抗 wiper positions. r-dnl measures 这
相关的 步伐 改变 从 完美的 在 successive tap positions. 部分 是 有保证的 monotonic. i
W
= v
DD
/r 为 两个都 v
DD
=+5v, v
SS
=-5v.
3. v
AB
= v
DD
, wiper (v
W
) = 非 连接
4. inl 和 dnl 是 量过的 在 v
W
和 这 rdac 配置 作 一个 分压器 分隔物 类似的 至 一个 电压 输出 d/一个 转换器. va = v
DD
和 v
B
= 0v.
dnl 规格 限制 的 ±1lsb 最大 是 有保证的 monotonic 运行 情况.
5. 电阻 terminals 一个, b, w 有 非 限制 在 极性 和 遵守 至 各自 其它.
6. 有保证的 用 设计 和 不 主题 至 生产 测试.
7. 量过的 在 这 ax terminals. 所有 ax terminals 是 打开 短路 在 关闭 模式.
8. worst 情况 供应 电流 consumed 当 输入 所有 逻辑-输入 水平 设置 在 2.4v, 标准 典型的 的 cmos 逻辑.
9. p
DISS
是 计算 从 (i
DD
x v
DD
). cmos 逻辑 水平的 输入 结果 在 最小 电源 消耗.
10. 所有 动态 特性 使用 v
DD
= +5v, v
SS
= -5v, v
L
= +5v.
11. 量过的 在 一个 v
W
管脚 在哪里 一个 调整 v
W
管脚 是 制造 一个 全部-规模 电压 改变.
12. 看 定时 图解 为 location 的 量过的 值. 所有 输入 控制 电压 是 指定 和 t
R
=t
F
=2ns(10% 至 90% 的 +3v) 和 安排时间 从 一个 电压 水平的 的 1.5v. 切换 特性
是 量过的 使用 v
L
= +5v.
13. 传播 延迟 取决于 在 值 的 v
DD
, r
L
, 和 c
L
看 产品 text.
14. 这 ad5260/ad5262 包含 1,968 晶体管. 消逝 大小: 89mil x 105mil, 9,345sq. mil.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com