fedl66525-02
oki 半导体
ml66525 家族
10/27
分类 标识 类型 描述
V
DD
_io I io 电源 供应 管脚
连接 所有 这 v
DD
_io 管脚.*
V
DD
_核心 I 核心 电源 供应 管脚
连接 所有 这 v
DD
_核心 管脚.*
VBUS I usb 电源 供应 管脚 (vbus 输入 管脚)
地 i 地 管脚
连接 所有 这 地 管脚 至 地.*
V
REF
I 相似物 涉及 电压 管脚 (连接 至 这 v
DD
管脚 当 一个/d 转换器
是 不 使用.)
电源 供应
AGND I 相似物 地 管脚 (连接 至 这地 管脚 当 一个/d 转换器 是 不
使用.)
XT0 I sub-时钟 振动 输入 管脚
连接 至 一个 结晶 的 f = 32.768 khz.
XT1n O sub-时钟 振动 输出 管脚
连接 至 一个 结晶 的 f = 32.768 khz.
这 时钟 输出 是 opposite 在 阶段 至 xt0.
OSC0 I 主要的 时钟 振动 输入 管脚
连接 至 一个 结晶 或者 陶瓷的 振荡器.
当 一个 外部 时钟 是 使用, 这个 管脚 是 配置 至 是 时钟 输入.
振动
OSC1n O 主要的 时钟 振动 输出 管脚
连接 至 一个 结晶 或者 陶瓷的 振荡器.
这 时钟 输出 是 opposite 在 阶段 至 osc0.
leave 这个 管脚 unconnected 当 一个 外部 时钟 是 使用.
d+ i/o d+ 管脚
D–
i/o d– 管脚
usb i/f
PUCTL O 外部 控制 输出 管脚
重置 RESn I 重置 输入 管脚
NMI I 非-maskable 中断 输入 管脚
测试 i 测试 管脚
连接 至 这 地 管脚 为 正常的 运作.
V
TM
i 测试 管脚
连接 至 这 地 管脚 为 正常的 运作.
FLAMOD I flash 只读存储器 程序编制 模式 输入 管脚
当 这 flamod 管脚 是 设置 至 “l”, 这 设备 enters 一个 程序编制
模式.
连接 至 这 v
DD
_io 管脚 当 使用 作 正常的 运作.
其他
ean i 外部 程序记忆 进入 输入 管脚
当 这 ea 管脚 是 使能 (低 水平的), 这 内部的 程序 记忆 是
masked 和 这 cpu executes 这 program 代号 在 外部 程序
记忆 通过 所有 地址 空间.
* 连接 所有 v
DD
_io 管脚, 所有 v
DD
_核心 管脚 和 所有 地 管脚.
如果 一个 设备 有 一个 或者 更多 v
DD
_io, v
DD
_核心, 或者 地 管脚 至 这个 这 电源 供应 或者 这 地面
潜在的 是 不 连接, 这 家族 devices 是 不 有保证的 至 有 正常的 行动.
: 点此下载
