2004 Sep 08 2
飞利浦 半导体 产品 规格
双 非-反相的 施密特-触发 和
5 v tolerant 输入
74LVC2G17
特性
•
宽 供应 电压 范围 从 1.65 V 至 5.5 V
•
5 v tolerant 输入/输出 为 接合 和 5 v 逻辑
•
高 噪音 免除
•
遵守 和 电子元件工业联合会 标准:
– jesd8-7 (1.65 V 至 1.95 v)
– jesd8-5 (2.3 V 至 2.7 v)
– jesd8b/jesd36 (2.7 V 至 3.6 v).
•
静电释放 保护:
– hbm eia/jesd22-a114-b 超过 2000 V
– mm eia/jesd22-a115-一个 超过 200 v.
•±
24 毫安 输出 驱动 (v
CC
= 3.0 v)
•
cmos 低 电源 消耗量
•
获得-向上 效能 超过 250 毫安
•
直接 接口 和 ttl 水平
•
多样的 包装 选项
•
指定 从
−
40
°
C 至 +85
°
C 和
−
40
°
C 至 +125
°
c.
产品
•
波 和 脉冲波 shapers 为 高级地 嘈杂的 环境.
描述
这 74lvc2g17 是 一个 高-效能, 低-电源,
低-电压, si-门 cmos 设备 和 更好的 至 大多数
先进的 cmos 兼容 ttl families.
输入 能 是 驱动 从 也 3.3 V 或者 5 v 设备.
这些 特性 准许 这 使用 的 这些 设备 作
翻译 在 一个 mixed 3.3 V 和 5 v 环境.
这个 设备 是 全部地 指定 为 partial 电源-向下
产品 使用 I
止
. 这 I
止
电路系统 使不能运转 这 输出,
阻止 这 损害的 后面的 流动 电流 通过 这
设备 当 它 是 powered 向下.
这 74lvc2g17 提供 二 非-反相的 缓存区 和
施密特-触发 action. 它 是 有能力 的 transforming 慢速地
changing 输入 信号 在 sharply 定义, jitter-自由
输出 信号.
快 涉及 数据
地 = 0 v; t
amb
=25
°
c.
注释
1. C
PD
是 使用 至 决定 这 动态 电源 消耗 (p
D
在
µ
w).
P
D
=C
PD
×
V
CC
2
×
f
i
×
N+
∑
(c
L
×
V
CC
2
×
f
o
) 在哪里:
f
i
= 输入 频率 在 mhz;
f
o
= 输出 频率 在 mhz;
C
L
= 输出 加载 电容 在 pf;
V
CC
= 供应 电压 在 伏特;
N = 总的 加载 切换 输出;
∑
(c
L
×
V
CC
2
×
f
o
) = 总 的 输出.
2. 这 情况 是 v
I
= 地 至 V
CC
.
标识 参数 情况 典型 单位
t
PHL
/t
PLH
传播 延迟 输入 nA 至 输出 nY V
CC
= 1.8 v; c
L
= 30 pf; r
L
=1k
Ω
5.6 ns
V
CC
= 2.5 v; c
L
= 30 pf; r
L
= 500
Ω
3.7 ns
V
CC
= 2.7 v; c
L
= 50 pf; r
L
= 500
Ω
3.8 ns
V
CC
= 3.3 v; c
L
= 50 pf; r
L
= 500
Ω
3.6 ns
V
CC
= 5.0 v; c
L
= 50 pf; r
L
= 500
Ω
2.7 ns
C
I
输入 电容 3.5 pF
C
PD
电源 消耗 电容 每 缓存区 V
CC
= 3.3 v; 注释 1 和 2 16.3 pF