频道 状态 数据 cyclic 多余 审查
characters 是 发生 independently 为 chan-
nels 一个 和 b 和 是 transmitted 在 这 终止 的 这
频道 状态 块. 当沉默的 (位 1) 是 低,
这 transmitted 音频的 数据 是 强迫 至 零. 两个都
rst 和沉默的 是 设置 至 零 在之上 电源 向上.
当 rst 是 低, 这 差别的 线条 驱动器 是
设置 至 地面 和 这 块 counters 是 重置 至 这
beginning 的 这 第一 块. 在 顺序 至 合适的
同步 这 rest 的 这 cs8401a 至 这 音频的
串行 端口, 这 transmit 定时 counters, 这个 在-
clude 这 flags 在 这 状态 寄存器, 是 不 使能
之后rst 是 设置 高 直到 第八 和 一个 half sck
时期 之后 这 起作用的 边缘 (第一 边缘 之后 重置 是
exited) 的 fsync.
当 fsync 是 配置 作 一个 left/正确的 信号
(fsf1 = 1), 这 counters 和 flags 是 不 en-
abled 直到 这 正确的 样本 是 正在 entered
(在 这个 这 previous left 样本 是 正在
transmitted). 这个 guarantees 那 频道 一个 是
left 和 频道 b 是 正确的 作 每 这 数字的
音频的 接口 规格.
控制 寄存器 3 包含 format 信息 为
这 串行 音频的 输入 频道. 这 msb 是 unused
和 这 next 三 位, sdf2-sdf0, 选择 这 为-
mat 为 这 串行 输入 数据 和 遵守 至
fsync. 那里 是 five 有效的 结合体 的 这些
位 作 显示 在 图示 10. 这 next 二 位,
fsf1 和 fsf0, 选择 这 format 的 fsync. 二
的 这 formats delineate 各自 频道’s 数据 和
做 不 表明 这 particular 频道. 这 其它
二 formats 也 表明 这 明确的 频道.
这 formats 是 显示 在 图示 10. 位 1,
mstr, 确定 whether fsync 和 sck
是 输入, mstr 低, 或者 输出, mstr 高.
位 0, 串行 时钟 边缘 选择, sced, 选择 这
边缘 那 音频的 数据 gets latched 在. 当
sced 是 低, 这 下落 边缘 的 sck latches
数据 在 这 碎片 和 当 sced 是 高, 这 ris-
ing 边缘 是 使用.
这 multitude 的 结合体 准许 为 一个 零
glue 逻辑 接口 至 almost 所有 dsp’s, encoder
碎片, 和 标准 串行 数据 formats.
串行 端口
这 串行 端口 是 使用 至 enter 音频的 数据 和
组成 的 三 管脚: sck, sdata, 和
fsync. 这 串行 端口 是 翻倍 缓冲 和
sck clocking 在 这 数据 从 sdata, 和
fsync delineating 音频的 样本 和 将 de-
fine 这 particular 频道, left 或者 正确的.
控制 寄存器 3, 显示 在 图示 9, configures
这 串行 端口. 所有 这 各种各样的 formats 是 illus-
trated 在 图示 10. 当 fsf1 是 低, fsync
仅有的 delineates 音频的 样本. 当 fsf1 是
高, 它 delineates 音频的 样本 和 specifies
这 频道. 当 fsf1 是 低 和 这 端口 是 一个
主控 (mstr = 1), fsync 是 一个 正方形的 波
输出. 当 fsf1 是 低 和 这 端口 是 一个 从动装置
(输入), fsync 能 是 一个 正方形的 波 或者 一个 脉冲波
提供 这 起作用的 边缘, 作 定义 在 图-
ure 10, 是 合适的 positioned 和 遵守 至
sdata.
位 4, 5, 和 6, sdf0-sdf2, 定义 这 format
的 sdata 和 是 也 描述 在 图示 10.
这 five 容许的 formats 是 msb 第一, msb
last, 16-位 lsb last, 18-位 lsb last, 和 20-bit
lsb last. 这 msb 第一 和 msb last formats
接受 任何 文字 长度 从 16 至 24 位. 这
文字 长度 是 控制 用 供应 trailing
zeros 在 msb 第一 模式 和 leading zeros 在
01234567
x:03
SCEDMSTRFSF0SDF2 SDF0 FSF1
当 clear, 下落 边缘 的 sck latches 数据.
SDF1
fsf1: 和 fsf0, 选择 fsync format.
sdf0: 和 sdf1 &放大; sdf2, 选择 串行 数据 format.
fsf0: 和 fsf1, 选择 fsync format.
sdf2: 和 sdf0 &放大; sdf1, 选择 串行 数据 format.
sdf1: 和 sdf0 &放大; sdf2, 选择 串行 数据 format.
mstr: 当 设置, sck 和 fsync 是 输出.
sced: 当 设置, rising 边缘 的 sck latches 数据.
图示 9. 控制 寄存器 3
CS8401A
10 DS60F1
: 点此下载
