管脚 描述
电源 供应 连接
vd+ - 积极的 数字的 电源, 管脚 19.
积极的 供应 为 这 数字的 部分. nominally +5 伏特.
地 - 地面, 管脚 18.
地面 为 这 数字的 部分.
音频的 输入 接口
sck - 串行 时钟, 管脚 6.
串行 时钟 为 sdata 管脚 这个 能 是 配置 (通过 控制 寄存器 3) 作 一个 输入 或者
输出, 和 能 样本 数据 在 这 rising 或者 下落 边缘. 作 一个 输出, sck 将 包含 32
clocks 为 每 音频的 样本. 作 一个 输入, 它 做 不 需要 至 是 持续的 和 能 是 向上 至
15 mhz.
fsync - 框架 同步, 管脚 7.
delineates 这 串行 数据 和 将 表明 这 particular 频道, left 或者 正确的. 也, fsync
将 是 配置 作 一个 输入 或者 输出. 这 format 是 为基础 在 位 在 控制 寄存器 3.
sdata - 串行 数据, 管脚 8.
音频的 数据 串行 输入 管脚.
并行的 接口
cs - 碎片 选择, 管脚 14.
这个 输入 是 起作用的 低 和 准许 进入 至 这 32 字节 的 内部的 记忆. 这 地址 总线
和 rd/wr 必须 是 有效的 当cs 是 低.
CS8401A
数据 总线 位 4
D4 D3
数据 总线 位 3
数据 总线 位 5
D5 D2
数据 总线 位 2
数据 总线 位 6
D6 D1
数据 总线 位 1
数据 总线 位 7
D7 D0
数据 总线 位 0
主控 时钟
MCK TXP
transmit 积极的
串行 数据 时钟
SCK VD+
电源
框架 同步
FSYNC 地
地面
串行 输入 数据
SDATA TXN
transmit 负的
地址 总线 位 4
A4 RD
/
WR
读/写 选择
地址 总线 位 3
A3
INT
中断
地址 总线 位 2
A2
CS
碎片 选择
地址 总线 位 1
A1 A0
地址 总线 位 0
1
2
3
4
5
6
7
8
9
10
11
12 13
14
24
23
22
21
20
19
18
17
16
15
CS8401A
16 DS60F1
: 点此下载
