counter’s 输出 是 贮存 在 这 输出 寄存器 在
这 积极的 边缘 的 这 寄存器 时钟 (rck). 如果 这
寄存器 clear 输入 (rclr) 是 使保持 ”L” 这 寄存器 是
cleared (synchronously 至 寄存器 时钟 为
hc692/hc693 和 asynchronously 为
hc690/hc691). 所有 输入 是 配备 和 protec-
tion 电路 相反 静态的 释放 和 瞬时
excess 电压.
输入 和 OUTPUT 相等的 电路 P在 DESCRIPTION
管脚 非 标识 名字 和 函数
3 至 6 一个 至 D 数据 输入
7, 14 ent, ENP 使能 输入
15 至 18 QA 至 QD 数据 输出
1 CCLR 计数器 Clear (起作用的
低)
2 CCK 计数器 时钟
11 r/c 计数器/ 寄存器 选择
8 RCLR 寄存器 Clear (起作用的
低)
9 RCK 寄存器 时钟
19 RCO 波纹 计数器 输出
10 地 地面 (0v)
20 V
CC
积极的 供应 电压
IEC LOGIC SYMBOLS
HC691
HC692 HC693
HC690
m54/m74hc690/691/692/693
2/23
: 点此下载
