页 12
cygnal 整体的 产品, 公司
2001
4.2001; rev. 1.3
c8051f000/1/2/5/6/7
c8051f010/1/2/5/6/7
PRELIMINARY
1.1. cip-51
TM
CPU
1.1.1. 全部地 8051 兼容
这 c8051f000 家族 运用 cygnal’s 专卖的 cip-51 微控制器 核心. 这 cip-51 是 全部地 兼容
和 这 mcs-51
TM
操作指南 设置. 标准 803x/805x assemblers 和 compilers 能 是 使用 至 开发 软件.
这 核心 有 所有 这 peripherals 包含 和 一个 标准 8052, 包含 四 16-位 计数器/计时器, 一个 全部-duplex
uart, 256 字节 的 内部的 内存 空间, 128 字节 特定的 函数 寄存器 (sfr) 地址 空间, 和 四 byte-
宽 i/o 端口.
1.1.2. 改进 throughput
这 cip-51 雇用 一个 pipelined architecture 那 非常 增加 它的 操作指南 throughput 在 这 标准8051
architecture. 在 一个 标准 8051, 所有 说明 除了 为 mul 和 div 引领 12 或者 24 系统 时钟 循环 至
execute 和 一个 最大 系统 时钟 的 12-至-24mhz. 用 contrast, 这 cip-51 核心 executes 70% 的 它的
说明 在 一个 或者 二 系统 时钟 循环, 和 仅有的 四 说明 带去 更多 比 四 系统 时钟 循环.
这 cip-51 有 一个 总的 的 109 说明. 这 号码 的 说明 相比 这 系统 时钟 循环 至 execute
它们 是 作 跟随:
说明
26 50 5 14 7 3 1 2 1
clocks 至 execute
1 2 2/3 3 3/4 4 4/5 5 8
和 这 cip-51’s 最大 系统 时钟 在 25mhz, 它 有 一个 顶峰 throughput 的 25mips. 图示 1.4 显示 一个
comparison 的 顶峰 throughputs 的 各种各样的 8-位 微控制器 cores 和 它们的 最大 系统 clocks.
图示 1.4. comparison 的 顶峰 mcu 执行 speeds
5
10
15
20
ADuC812
8051
(16mhz clk)
飞利浦
80C51
(33mhz clk)
微芯
PIC17C75x
(33mhz clk)
Cygnal
cip-51
(25mhz clk)
MIPS
25