–15–rev. 0
adsp-2191m
设计-为-emulation 电路 information
为 详细信息 在 目标 板 设计 issues 包含: 单独的
处理器 连接, multiprocessor scan chains, 信号 buff-
ering, 信号 末端, 一个nd emulator pod 逻辑, 看 这
ee-68:
相似物 设备 jtag emulation 技术的 涉及
在 这 相似物
设备 网站 (www.相似物.com)—use 站点 搜索 在
“ee-68.” 这个 文档 是 updated regularly 至 保持 pace 和
改进 至 emulator 支持.
额外的 信息
这个 数据 薄板 提供 一个 一般 overview 的 这 adsp-2191m
architecture 和 符合实际. 为 详细地 信息 在 这
核心 architecture 的 这 adsp-219x 家族, 谈及 至 这
adsp-219x/2191 dsp 硬件 涉及
. 为 详细信息 在 这
操作指南 设置, 谈及 至 这
adsp-219x instruction 设置 涉及
.
管脚 函数 描述
adsp-2191m 管脚 定义 是 列表 在表格 7. 所有
adsp-2191m 输入 是 异步的 和 能 是 asserted
asynchronously 至 clkin (或者 至 tck 为
TRST
).
系 或者 拉 unused 输入 至 v
DDEXT
或者 地, 除了 为
addr21–0, data15–0, pf7-0, 和 输入 那 有 内部的
拉-向上 或者 拉-向下 电阻器 (
TRST
, bmode0, bmode1,
opmode, 绕过, tck,tms, tdi, 和
重置
)—these
管脚 能 是 left floating. 这些 pins 有 一个 逻辑-水平的 支撑 电路
那 阻止 输入 从 floating 内部.
这 下列的 symbols 呈现 在 这 类型 column 的表格 : g
= 地面, i = 输入, o = 输出, p = 电源 供应, 和 t =
三-状态.
图示 7. jtag pod connector 保持-输出 范围
0.10"
0.1 5"
表格 7. 管脚 函数 描述
管脚 类型 函数
A21–0 o/t 外部 端口 地址 总线
D7–0 i/o/t 外部 端口 数据 总线, least 重大的 8 位
D15
/pf15
/spi1sel7
i/o/t
i/o
I
数据 15 (如果 16-位 外部 总线)/可编程序的 flags 15 (如果 8-bit 外部 bus)/spi1 从动装置
选择 输出 7 (如果 8-位 外部 总线, 当 spi1 使能)
D14
/pf14
/spi0sel7
i/o/t
i/o
I
数据 14 (如果 16-位 外部 总线)/可编程序的 flags 14 (如果 8-bit 外部 bus)/spi0 从动装置
选择 输出 7 (如果 8-位 外部 总线, 当 spi0 使能)
D13
/pf12
/spi1sel6
i/o/t
i/o
I
数据 13 (如果 16-位 外部 总线)/可编程序的 flags 13 (如果 8-bit 外部 bus)/spi1 从动装置
选择 输出 6 (如果 8-位 外部 总线, 当 spi1 使能)
D12
/pf12
/spi0sel6
i/o/t
i/o
I
数据 12 (如果 16-位 外部 总线)/可编程序的 flags 12 (如果 8-bit 外部 bus)/spi0 从动装置
选择 输出 6 (如果 8-位 外部 总线, 当 spi0 使能)
D11
/pf11
/spi1sel5
i/o/t
i/o
I
数据 11 (如果 16-位 外部 总线)/可编程序的 flags 11 (如果 8-bit 外部 bus)/spi1 从动装置
选择 输出 5 (如果 8-位 外部 总线, 当 spi1 使能)
D10
/pf10
/spi0sel5
i/o/t
i/o
I
数据 10 (如果 16-位 外部 总线)/可编程序的 flags 10 (如果 8-bit 外部 bus)/spi0 从动装置
选择 输出 5 (如果 8-位 外部 总线, 当 spi0 使能)
D9
/pf9
/spi1sel4
i/o/t
i/o
I
数据 9 (如果 16-位 外部 总线)/可编程序的 flags 9 (如果 8-位 external 总线)/spi1 从动装置 选择
输出 4 (如果 8-位 外部总线, 当 spi1 使能)
D8
/pf8
/spi0sel4
i/o/t
i/o
I
数据 8 (如果 16-位 外部 总线)/可编程序的 flags 8 (如果 8-位 external 总线)/spi0 从动装置 选择
输出 4 (如果 8-位 外部总线, 当 spi0 使能)
PF7
/spi1sel3
/df
i/o/t
I
I
可编程序的 flags 7/spi1 从动装置 选择 output 3 (当 spi0 使能)/divisor 频率
(divisor 选择 为 pll 输入 在 激励)
PF6
/spi0sel3
/msel6
i/o/t
I
I
可编程序的 flags 6/spi0 从动装置 选择 输出3 (当 spi0 使能)/乘法器 选择 6
(在 激励)
: 点此下载
