为 电流 信息 联系 相似物 设备 在 800/262-5643
adsp-2195 九月 2001
这个 信息 应用 至 一个 产品 下面 开发. 它的 特性 和 规格 是 主题 至 改变 和-
输出 注意. 相似物 设备 假设 非 obligation 关于 future 制造 除非 其它wise agreed 至 在 writing.
12 rev. pra
在 transfers, 这 spi 端口 同时发生地 transmit 和
receive 用 serially shifting 数据 在 和 输出 在 它们的 二 串行
数据 线条. 这 串行 时钟 线条 synchronizes 这 shifting 和
抽样 的 数据 在 这 二 串行 数据 线条.
在 主控 模式, 这 dsp’s 核心 执行 这 下列的
sequence 至 设置 向上 和 initiate spi transfers:
1. 使能 和 configures 这 spi 端口’s 运作 (数据
大小, 和 转移 format).
2. 选择 这 目标 spi 从动装置 和 一个 spixsely 输出
管脚 (reconfigured 可编程序的 标记 管脚).
3. 定义 一个 或者 更多 dma descriptors 在 页 0 的 i/o
记忆 空间 (optional 在 dma 模式 仅有的).
4. 使能 这 spi dma engine 和 specifies 转移
方向 (optional 在 dma 模式 仅有的).
5. 在 非-dma 模式 仅有的, 读 或者 写 这 spi port
receive 或者 transmit 数据 缓存区.
这 sckx 线条 发生 这 编写程序 时钟 脉冲
为 同时发生地 shifting 数据 输出 在 mosix 和
shiftingd一个t一个inonMISOx.InDM一个modeonly,tr一个nsfers
continue 直到 这 spi dma 文字 计数 transitions
从 1 至 0.
在 从动装置 模式, 这 dsp’s 核心 执行 这 下列的
sequence 至 设置 向上 这 spi 端口 至 receive 数据 从 一个 主控
传输者:
1. 使能 和 configures 这 spi 从动装置 端口 至 相一致 这
运作 参数 设置 向上 在 这 主控 (数据 大小
和 转移 format) spi 传输者.
2. 定义 和 发生 一个 receive dma descriptor 在
页 0 的 记忆 空间 至 中断 在 这 终止 的 这
数据 转移 (optional 在 dma 模式 仅有的).
3. 使能 这 spi dma engine 为 一个 receive 进入
(optional 在 dma 模式 仅有的).
4. 开始 接到 这 数据 在 这 适合的 spi sckx
edges 之后 接到 一个 spi 碎片 选择 在 一个 spissx
输入 管脚 (reconfigured 可编程序的 标记 管脚)
从 一个 主控
在 dma 模式 仅有的, reception 持续 直到 这 spi
dma 文字 计数 transitions 从 1 至 0. 这 dsp’s 核心
可以 continue, 用 queuing 向上 这 next dma descriptor.
一个 从动装置 模式 transmit 运作 是 类似的, 除了 这 dsp’s
核心 specifies 这 数据 缓存区 在 记忆 空间 从 这个
至 transmit 数据, 发生 和 relinquishes 控制 的 这
transmit dma descriptor, 和 begins filling 这 spi 端口’s
数据 缓存区. 如果 这 spi 控制 isn’t 准备好 在 时间 至
transmit, 它 能 transmit 一个 “zero” 文字.
uart port
这 uart 端口 提供 一个 simplified uart 接口 至
另一 附带的 或者 host. 它 执行 全部 duplex, asyn-
chronous transfers 的 串行 数据. 选项 为 这 uart
包含 支持 为 5–8 数据 位; 1 或者 2 停止 位; 和 毫无,
甚至, 或者 odd parity. 这 uart 端口 支持 二 模式
的 运作:
• pio (编写程序 i/o)
这 dsp’s 核心 发送 或者 receives 数据 用 writing 或者
读 i/o-编排 uatx 或者 uarx 寄存器, respec-
tively. 这 数据 是 翻倍-缓冲 在 两个都 transmit 和
receive.
• dma (直接 记忆 进入)
这 dma 控制 transfers 两个都 transmit 和 receive
数据. 这个 减少 这 号码 和 频率 的 inter-
rupts 必需的 至 转移 数据 至 和 从 memory. 这
uart 有 二 专心致志的 dma 途径. 这些 dma
途径 有 更小的 priority 比 大多数 dma 途径
因为 的 它们的 相当地 低 维护 比率.
这 uart’s 波特 比率 (看图示 5), 串行 数据 format,
错误 代号 一代 和 状态, 和 中断 是
可编程序的:
• supported 位 比率 范围 从 95 位 至 6.25m 位 每
第二 (100 mhz 附带的 时钟).
• supported 数据 formats 是 7- 或者 12-位 frames.
• transmit 和 receive 状态 能 是 配置 至 发生
maskable 中断 至 这 dsp’s 核心.
这 计时器 能 是 使用 至 提供 一个 硬件-assisted
autobaud 发现 mechanism 为 这 uart 接口.
可编程序的 标记 (pfx) 管脚
这 adsp-2195 有 16 双向的, 一般-目的 i/o,
可编程序的 标记 (pf15–0) 管脚. 这 pf7–0 管脚 是
专心致志的 至 一般-目的 i/o. 这 pf15–8 管脚 serve
也 作 一般-目的 i/o 管脚 (如果 这 dsp 是 连接
至 一个 8-位 外部 数据 总线) 或者 serve 作 data15–8 线条
(如果 这 dsp 是 连接 至 一个 16-位 外部 数据 总线). 这
可编程序的 标记 管脚 有 特定的 功能 为 时钟
乘法器 选择 和 为 spi 端口 运作. 为 更多
信息, 看串行 附带的 接口 (spi) 端口 在
图示 5. uart 时钟 比率 计算
1
1
在哪里 d = 1 至 65536
uart 时钟 比率
HCLK
16
D
×
------------------
=
: 点此下载
