首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:21224
 
资料名称:IDT72V3660L10PF
 
文件大小: 567.57K
   
说明
 
介绍:
3.3 VOLT HIGH-DENSITY SUPERSYNC⑩ II 36-BIT FIFO
 
 


: 点此下载
  浏览型号IDT72V3660L10PF的Datasheet PDF文件第14页
14
浏览型号IDT72V3660L10PF的Datasheet PDF文件第15页
15
浏览型号IDT72V3660L10PF的Datasheet PDF文件第16页
16
浏览型号IDT72V3660L10PF的Datasheet PDF文件第17页
17

18
浏览型号IDT72V3660L10PF的Datasheet PDF文件第19页
19
浏览型号IDT72V3660L10PF的Datasheet PDF文件第20页
20
浏览型号IDT72V3660L10PF的Datasheet PDF文件第21页
21
浏览型号IDT72V3660L10PF的Datasheet PDF文件第22页
22
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
18
商业的 和 工业的
温度 范围
idt72v3640/50/60/70/80/90/110 3.3v 高 密度 supersync ii
TM
36-位 先进先出
1,024 x 36, 2,048 x 36, 4,096 x 36, 8,192 x 36, 16,384 x 36, 32,768 x 36, 65,536 x 36, 131,072 x 36
至 阻止 数据 overflow 在 这 fwft 模式,
IR
将 go 高, inhibiting
更远 写 行动. 在之上 这 completion 的 一个 有效的 读 循环,
IR
将 go
低 准许 一个 写 至 出现. 这
IR
标记 是 updated 用 二 wclk 循环 +
t
SKEW
之后 这 有效的 rclk 循环.
WEN
是 ignored 当 这 先进先出 是 全部 在 也 fwft 或者 idt 标准 模式.
读 时钟 (rclk)
一个 读 循环 是 initiated 在 这 rising 边缘 的 这 rclk 输入. 数据 能 是
读 在 这 输出, 在 这 rising 边缘 的 这 rclk 输入. 它 是 容许的 至
停止 这 rclk. 便条 那 当 rclk 是 空闲, 这
EF
/
或者
,
PAE
HF
flags 将
不 是 updated. (便条 那 rclk 是 仅有的 有能力 的 updating 这
HF
标记 至
高.) 这 写 和 读 clocks 能 是 独立 或者 coincident.
读 使能 (
REN
)
当 读 使能 是 低, 数据 是 承载 从 这 内存 排列 在 这 输出
寄存器 在 这 rising 边缘 的 每 rclk 循环 如果 这 设备 是 不 empty.
当 这
REN
输入 是 高, 这 输出 寄存器 holds 这 previous 数据
和 非 新 数据 是 承载 在 这 输出 寄存器. 这 数据 输出 q
0
-q
n
维持 这 previous 数据 值.
在 这 idt 标准 模式, 每 文字 accessed 在 q
n
, 包含 这 第一
文字 写 至 一个 empty 先进先出, 必须 是 要求 使用
REN
. 当 这 last
文字 有 被 读 从 这 先进先出, 这 empty 标记 (
EF
) 将 go 低, inhibiting
更远 读 行动.
REN
是 ignored 当 这 先进先出 是 empty. once 一个 写
是 执行,
EF
将 go 高 准许 一个 读 至 出现. 这
EF
标记 是 updated
用 二 rclk 循环 + t
SKEW
之后 这 有效的 wclk 循环.
在 这 fwft 模式, 这 第一 文字 写 至 一个 empty 先进先出 automatically 变得
至 这 输出 q
n
, 在 这 第三 有效的 低-至-高 转变 的 rclk + t
SKEW
之后 这 第一 写.
REN
做 不 需要 至 是 asserted 低. 在 顺序 至 进入
所有 其它 words, 一个 读 必须 是 executed 使用
REN
. 这 rclk 低-至-高
转变 之后 这 last 文字 有 被 读 从 这 先进先出, 输出 准备好 (
或者
)
将 go 高 和 一个 真实 读 (rclk 和
REN
= 低), inhibiting 更远 读
行动.
REN
是 ignored 当 这 先进先出 是 empty.
串行 使能 (
SEN
)
SEN
输入 是 一个 使能 使用 仅有的 为 串行 程序编制 的 这 补偿
寄存器. 这 串行 程序编制 方法 必须 是 选择 在 主控
重置.
SEN
是 总是 使用 在 conjunction 和
LD
. 当 这些 线条 是 两个都
低, 数据 在 这 si 输入 能 是 承载 在 这 程序 寄存器 一个 位 为 各自
低-至-高 转变 的 wclk.
SEN
是 高, 这 可编程序的 寄存器 retains 这 previous
settings 和 非 补偿 是 承载.
SEN
功能 这 一样 方法 在 两个都 idt
标准 和 fwft 模式.
输出 使能 (
OE
)
当 输出 使能 是 使能 (低), 这 并行的 输出 缓存区 receive
数据 从 这 输出 寄存器. 当
OE
是 高, 这 输出 数据 总线 (q
n
) 变得
在 一个 高 阻抗 状态.
加载 (
LD
)
这个 是 一个 双 目的 管脚. 在 主控 重置, 这 状态 的 这
LD
输入,
along 和 fsel0 和 fsel1, 确定 一个 的 第八 default 补偿 值 为
PAE
PAF
flags, along 和 这 方法 用 这个 这些 补偿 寄存器
能 是 编写程序, 并行的 或者 串行 (看 表格 2). 之后 主控 重置,
LD
使能 写 行动 至 和 读 行动 从 这 补偿 寄存器. 仅有的
这 补偿 加载 方法 目前 选择 能 是 使用 至 写 至 这 寄存器.
补偿 寄存器 能 是 读 仅有的 在 并行的.
之后 主控 重置, 这
LD
管脚 是 使用 至 活动 这 程序编制 处理
的 这 标记 补偿 值
PAE
PAF
. 拉
LD
低 将 begin 一个 串行 加载
或者 并行的 加载 或者 读 的 这些 补偿 值.
总线-相一致 (bm, iw, ow)
这 管脚 bm, iw 和 ow 是 使用 至 定义 这 输入 和 输出 总线 widths.
在 主控 重置, 这 状态 的 这些 管脚 是 使用 至 配置 这 设备 总线
sizes. 看 表格 1 为 控制 settings. 所有 flags 将 运作 在 这 文字/字节
大小 boundary 作 定义 用 这 选择 的 总线 宽度. 看 图示 4 为
总线-
相一致 字节 arrangement
.
big-endian/little-endian (
)
在 主控 重置, 一个 低 在
将 选择 big-endian 运作. 一个
高 在
在 主控 重置 将 选择 little-endian format. 这个 函数
是 有用的 当 这 下列的 输入 至 输出 总线 widths 是 执行: x36 至
x18, x36 至 x9, x18 至 x36 和 x9 至 x36. 如果 big-endian 模式 是 selected, 然后
这 大多数 重大的 字节 (文字) 的 这 长 文字 写 在 这 先进先出 将 是 读
输出 的 这 先进先出 第一, followed 用 这 least 重大的 字节. 如果 little-endian format
是 选择, 然后 这 least 重大的 字节 的 这 长 文字 写 在 这 先进先出
将 是 读 输出 第一, followed 用 这 大多数 重大的 字节. 这 模式 desired 是
配置 在 主控 重置 用 这 状态 的 这 big-endian (
) 管脚. 看
图示 4 为
总线-相一致 字节 arrangement
.
可编程序的 标记 模式 (pfm)
在 主控 重置, 一个 低 在 pfm 将 选择 异步的 程序-
mable 标记 定时 模式. 一个 高 在 pfm 将 选择 同步的 可编程序的
标记 定时 模式. 如果 异步的
PAF
/
PAE
配置 是 选择 (pfm,
低 在
MRS
), 这
PAE
是 asserted 低 在 这 低-至-高 转变
的 rclk.
PAE
是 重置 至 高 在 这 低-至-高 转变 的 wclk.
similarly, 这
PAF
是 asserted 低 在 这 低-至-高 转变 的 wclk 和
PAF
是 重置 至 高 在 这 低-至-高 转变 的 rclk.
如果 同步的
PAE
/
PAF
配置 是 选择 (pfm, 高 在
mrs) , 这
PAE
是 asserted 和 updated 在 这 rising 边缘 的 rclk 仅有的 和
不 wclk. similarly,
PAF
是 asserted 和 updated 在 这 rising 边缘 的 wclk
仅有的 和 不 rclk. 这 模式 desired 是 配置 在 主控 重置 用 这
状态 的 这 可编程序的 标记 模式 (pfm) 管脚.
interspersed parity (ip)
在 主控 重置, 一个 低 在 ip 将 选择 非-interspersed parity 模式.
一个 高 将 选择 interspersed parity 模式. 这 ip 位 函数 准许 这 用户
至 选择 这 parity 位 在 这 文字 承载 在 这 并行的 端口 (d
0
-dn) 当
程序编制 这 标记 补偿. 如果 interspersed parity 模式 是 选择, 然后 这
先进先出 将 假设 那 这 parity 位 是 located 在 位 位置 d
8
, d
17
, d
26
D
35
在 这 并行的 程序编制 的 这 标记 补偿. 如果 非-interspersed
parity 模式 是 选择, 然后 d
8
, d
17
和 d
28
是 是 assumed 至 是 有效的 位
和 d
32
, d
33
, d
34
和 d
35
是 ignored. ip 模式 是 选择 在 主控
重置 用 这 状态 的 这 ip 输入 管脚. interspersed parity 控制 仅有的 有 一个
效应 在 并行的 程序编制 的 这 补偿 寄存器. 它 做 不 效应 这 数据
写 至 和 读 从 这 先进先出.

全部 标记 (
FF
/
IR
)
这个 是 一个 双 目的 管脚. 在 idt 标准 模式, 这 全部 标记 (
FF
) 函数
是 选择. 当 这 先进先出 是 全部,
FF
将 go 低, inhibiting 更远 写
行动. 当
FF
是 高, 这 先进先出 是 不 全部. 如果 非 读 是 执行
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com