12
LTC1291
STAA $102A 加载 dummy din 在 spi,
开始 sck
WAIT3 LDAA $1029 审查 spi 状态 reg
BPL WAIT3 审查 如果 转移 是 完毕
BSET $08,x#$01 d0 变得 高 (cs 变得 高)
LDAA $102A 加载 ltc1291 lsbs 在 acc
STAA $63 store lsbs 在 $63
JMP 循环 开始 next 转换
接合 至 这 并行的 端口 的 这 intel 8051 家族
这 intel 8051 有 被 选择 至 显示 这 接口
在 这 ltc1291 和 并行的 端口 微处理器.
通常地 这 信号 cs, d
在
和 clk 是 发生 在 三
端口 线条 和 这 d
输出
信号 是 读 在 一个 fourth 端口 线条.
LDAA $1029 审查 spi 状态 reg
WAIT1 BPL WAIT1 审查 如果 转移 是 完毕
LDAA $51 加载 din 在 acc 一个 从 $51
STAA $102A 加载 din 在 spi, 开始 sck
WAIT2 LDAA $1029 审查 spi 状态 reg
BPL WAIT2 审查 如果 转移 是 完毕
LDAA $102A 加载 ltc1291 msbs 在 acc 一个
STAA $62 store msbs 在 $62
LDAA $52 加载 dummy din 在 acc 一个
从 $52
LABEL MNEMONIC OPERAND COMMENTS
LABEL MNEMONIC OPERAND COMMENTS
定时 图解 为 接口 至 intel 8051
硬件 和 软件 接口 至 intel 8051
ltc1291 ai09
D
输出
从 ltc1291 贮存 在 8051 内存
00
0
0
B0
B2
B3 B1
B10
B11
LSB
MSB
R2
R1
B9
B8 B7
B6
B5 B4
CLK
D
输出
CS
ANALOG
输入
p1.4
p1.3
8051
D
在
p1.2
mux 地址
一个/d 结果
LTC1291
CH0
CH1
这个 工作 非常 好. 一个 能 保存 一个 线条 用 tying 这 d
在
和 d
输出
线条 一起. 这 8051 第一 发送 这 开始 位
和 mux 地址 至 这 ltc1291 在 这 线条 连接
至 p1.2. 然后 p1.2 是 reconfigured 作 一个 输入 和 这 8051
读 后面的 这 12-位 一个/d 结果 在 这 一样 数据 线条.
CS
CLK
DATA
(d
在
/d
输出
)
ltc1291 ai08
13
24
5
ps 位 latched
在 ltc1291
8051 p1.2 输出 data
至 ltc1291
8051 p1.2 reconfigured
作 输入 之后 这 5th rising
clk 在之前 这 5th 下落 clk
ltc1291 发送 一个/d result
后面的 至 8051 p1.2
ltc1291 takes 控制 的 data
线条 在 5th 下落 clk
开始
B11
sgl/
DIFF
odd/
SIGN
MSBF
PS
B10
B9
B8
B7
B6
B5
B4
B3 B2
B1
B0
U
S
一个
O
PP
L
IC
在
I
WU
U
I 为 ATIO
: 点此下载
