4-173
cd22354a, cd22357a
一个 rising 边缘 在 这 receive 框架 同步, FS
R
, 将 导致 这
PCM 数据 在 D
R
至 是 latched 在 在 这 next 下落 边缘 的 这
BCLK
R
. 这 remaining 七 位 是 latched 在 这 succes-
sive 七 下落 edges 的 这 位-时钟 (bclk
X
在 同步的
模式).
transmit 部分
这 transmit 部分 组成 的 一个 增益-可调整的 输入 运算-
放大, 一个 反对-aliasing 过滤, 一个 低-通过 过滤, 一个 高-通过 过滤
和 一个 compressing 一个/d 转换器. 这 输入 运算-放大 驱动 一个
RC 起作用的 反对-aliasing 过滤. 这个 过滤 排除 这 需要 为
任何 止-碎片 过滤 作 它 提供 30dB attenuation (最小值) 在 这
抽样 频率. 从 这个 过滤 这 信号 enters 一个 5th 顺序
低-通过 过滤 clocked 在 128khz, followed 用 一个 3rd 顺序 高-
通过 过滤 时钟 在 32khz. 这 输出 的 这 高-通过 过滤 直接地
驱动 这 encoder 电容 ladder 在 一个 8kHz 抽样 比率. 一个
精确 电压 涉及 是 修整 在 制造 至 提供
一个 输入 超载 的 nominally 2.5v
顶峰
. Transmit 框架 同步
脉冲波 FS
X
控制 这 处理. 这 8-位 PCM 数据 是 clocked
输出 在 D
X
用 这 BCLK
X
. BCLK
X
能 是 varied 从 64kHz 至
2.048mhz.
receive 部分
这 receive 部分 组成 的 一个 expanding d/一个 转换器 和 一个
低-通过 过滤 这个 fulfills 两个都 这 在&放大;t d3/d4 规格
和 CCITT recommendations. PCM 数据 enters 这 receive 秒-
tion 在 D
R
在之上 这 occurrence 的 FS
R
, Receive 框架 同步
脉冲波. BCLK
R
, Receive 数据 时钟, 这个 能 范围 从 64kHz
至 2.048mhz, clocks 这 8-位 PCM 数据 在 这 receive 数据 reg-
ister. 一个 d/一个 转换 是 执行 在 这 8-位 PCM 数据 和
这 相应的 相似物 信号 是 使保持 在 这 d/一个 电容 lad-
der. 这个 信号 是 transferred 至 一个 切换 电容 低-通过 fil-
ter clocked 在 128kHz 至 平整的 这 样本-和-支撑 信号 作
好 作 至 compensate 为 这 (sin x)/x 扭曲量.
这 过滤 是 然后 followed 用 一个 第二 顺序 Sallen 和 关键 起作用的
过滤 有能力 的 驱动 一个 600
Ω
加载 至 一个 水平的 的 7.2dbm.
图示 1. 短的 框架-同步 定时
12345678
MCLK
R
MCLK
X
BCLK
X
FS
X
t
XDB
t
WWL
t
PM
t
FM
t
RM
t
WWH
t
SBFM
t
支撑
t
HF
t
SF
t
DBD
t
DZC
t
DZC
TS
X
12345678
1234567
8
12345678
BCLK
R
D
X
D
R
FS
R
t
支撑
t
HF
t
SF
t
SDB
t
HDB
t
HBD
: 点此下载
