首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:216051
 
资料名称:CDC582
 
文件大小: 143.57K
   
说明
 
介绍:
3.3-V PHASE-LOCK LOOP CLOCK DRIVER WITH DIFFERENTIAL LVPECL CLOCK INPUTS
 
 


: 点此下载
  浏览型号CDC582的Datasheet PDF文件第1页
1
浏览型号CDC582的Datasheet PDF文件第2页
2
浏览型号CDC582的Datasheet PDF文件第3页
3
浏览型号CDC582的Datasheet PDF文件第4页
4

5
浏览型号CDC582的Datasheet PDF文件第6页
6
浏览型号CDC582的Datasheet PDF文件第7页
7
浏览型号CDC582的Datasheet PDF文件第8页
8
浏览型号CDC582的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CDC582
3.3-v 阶段-锁 循环 时钟 驱动器
和 差别的 lvpecl 时钟 输入
scas446b – july 1994 – 修订 二月 1996
5
邮递 办公室 盒 655303
达拉斯市, 德州 75265
终端 功能
终端
i/o 描述
名字 非.
i/o 描述
CLKIN
CLKIN
44, 45 I
时钟 输入. clkin 和 clkin是 这 差别的 时钟 信号 至 是 distributed 用 这 cdc582 时钟-驱动器
电路. 这些 输入 是 使用 至 提供 这 涉及 信号 至 这 整体的 pll 那 发生 这 时钟
输出 信号. clkin 和 clkin
必须 有 一个 fixed 频率 和 fixed 阶段 为 这 pll 至 获得 阶段
锁. once 这 电路 是 powered 向上 和 有效的 clkin 和 clkin
信号 是 应用, 一个 stabilization 时间 是
必需的 为 这 pll 至 阶段 锁 这 反馈 信号 至 它的 涉及 信号.
CLR 40 I
clear. clr是 使用 至 重置 这 vco/4 涉及 频率. clr是 负的-边缘 triggered 和 应当 是
strapped 至 v
CC
或者 地 为 正常的 运作.
FBIN 48 I
反馈 输入. fbin 提供 这 反馈 信号 至 这 内部的 pll. fbin 必须 是 hardwired 至 一个 的
这 twelve 时钟 输出 至 提供 频率 和 阶段 锁. 这 内部的 pll adjusts 这 输出 clocks
至 获得 零 阶段 延迟 在 这 fbin 和 这 差别的 时钟 输入 (clkin 和 clkin
).
OE 42 I
输出 使能. oe是 这 输出 使能 为 所有 输出. 当 oe是 低, 所有 输出 是 使能. 当 oe
是 高, 所有 输出 是 驱动 至 这 低 状态. 自从 这 反馈 信号 为 这 pll 是 带去 直接地 从
一个 输出 终端, 放置 这 输出 在 这 逻辑 低 状态 中断 这 反馈 循环; 因此, 当
一个 高-至-低 转变 occurs 在 oe
, enabling 这 输出 缓存区, 一个 stabilization 时间 是 必需的 在之前 这
pll obtains 阶段 锁.
sel1, sel0 51, 50 I
输出 配置 选择. sel0 和 sel1 选择 这 输出 配置 为 各自 输出 bank
(e.g., 1
, 1/2
, 或者 2
) (看 tables 1 和 2).
测试 41 I
测试 是 使用 至 绕过 这 pll 电路系统 为 工厂 测试 的 这 设备. 当 测试 是 低, 所有 输出
运作 使用 这 pll 电路系统. 当 测试 是 高, 这 输出 是 放置 在 一个 测试 模式 那 bypasses
这 pll 电路系统. 测试 应当 是 strapped 至 地 为 正常的 运作.
1Y11Y3
2Y12Y3
3Y13Y3
2, 5, 8
12, 15, 18
22, 25, 28
O
这些 输出 是 配置 用 sel1 和 sel0 至 transmit 一个-half 或者 一个-fourth 这 频率 的 这
vco. 这 relationship 在 这 输入 时钟 频率 和 这 输出 频率 是 依赖 在 sel1
和 sel0 和 这 频率 的 这 输出 正在 喂养 后面的 至 fbin. 这 职责 循环 的 这 y 输出 是
nominally 50% 独立 的 这 职责 循环 的 这 输入 时钟 信号.
4Y14Y3 32, 35, 38 O
这些 输出 transmit 一个-half 这 频率 的 这 vco. 这 relationship 在 这 输入 时钟
频率 和 这 输出 频率 是 依赖 在 这 频率 的 这 输出 正在 喂养 后面的 至 fbin.
这 职责 循环 的 这 y 输出 是 nominally 50% 独立 的 这 职责 循环 的 clkin.
绝对 最大 比率 在 运行 自由-空气 温度 范围 (除非 否则 指出)
供应 电压 范围, v
CC
0.5 v 至 4.6 v. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
输入 电压 范围, v
I
(看 便条 1) 0.5 v 至 7 v. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
电压 范围 应用 至 任何 输出 在 这 高 状态 或者 电源-止 状态, v
O
(看 便条 1) 0.5 v 至 5.5 v. . .
电流 在 任何 输出 在 这 低 状态, i
O
64 毫安. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
输入 clamp 电流, i
IK
(v
I
< 0) 20 毫安. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
输出 clamp 电流, i
OK
(v
O
< 0) 50 毫安. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
最大 电源 dissipationat t
一个
= 55
°
c (在 安静的 空气) (看 便条 2) 1.2 w. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
存储 温度 范围, t
stg
–65
°
c 至 150
°
C. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
压力 在之外 那些 列表 下面 “absolute 最大 ratings” 将 导致 永久的 损坏 至 这 设备. 这些 是 压力 比率s 仅有的, 和
函数的 运作 的 这 设备 在 这些 或者 任何 其它 情况 在之外 那些 表明 下面 “recommended 运行 conditions” 是 不
暗指. 暴露 至 绝对-最大-评估 情况 为 扩展 时期 将 影响 设备 可靠性.
注释: 1. 这 输入 和 输出 负的-电压 比率 将 是 超过 如果 这 输入 和 输出 clamp-电流 比率 是 observed.
2. 这 最大 包装 电源 消耗 是 计算 使用 一个 接合面 温度 的 150
°
c 和 一个 板 查出 长度 的 750 毫英寸.
为 更多 信息, 谈及 至 这
包装 热的 仔细考虑
应用 便条 在 这
abt 先进的 bicmos 技术 数据
, literature 号码 scbd002.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com