产品 信息
(持续)
为 差别的 运作, 各自 相似物 输入 信号 应当
有 一个 顶峰-至-顶峰 电压 equal 至 这 输入 涉及
电压, V
REF
, 和 是 集中 周围 V
CM
. 为 单独的
结束 运作, 一个 的 这 相似物 输入 应当 是 con-
nected 至 这 d.c. 一般 模式 电压 的 这 驱动 输入.
这 顶峰-至-顶峰 差别的 输入 信号 应当 是 两次 这
涉及 电压 至 maximize SNR 和 SINAD 效能
(图示 2b). 为 例子, 设置 V
REF
至 1.0v, 偏差 V
在
−
至 1.0v
和 驱动 V
在
+
和 一个 信号 范围 的 0V 至 2.0v. 因为
非常 大 输入 信号 swings 能 降级 扭曲量 perfor-
mance, 更好的 效能 和 一个 单独的-结束 输入 能 是
得到 用 减少 这 涉及 电压 当 维持-
ing 一个 全部-范围 输出.
Tables 1, 2
表明 这 输入 至
输出 relationship 的 这 adc12l063.
这 V
在
+
和 这 V
在
−
输入 的 这 ADC12L063 组成 的 一个
相似物 转变 followed 用 一个 切换-电容 放大器.
这 电容 seen 在 这 相似物 输入 管脚 改变 和
这 时钟 水平的, appearing 作 8 pF 当 这 时钟 是 低, 和
7 pF 当 这 时钟 是 高. 虽然 这个 区别 是 小,
一个 动态 电容 是 更多 difficult 至 驱动 比 是 一个
fixed 电容, 所以 choose 这 驱动 放大器 carefully.
这 lmh6702, lmh6628, LMH6622 和 LMH6655 是 好的
放大器 为 驱动 这 adc12l063.
这 内部的 切换 action 在 这 相似物 输入 导致
活力 至 是 输出 从 这 输入 管脚. 作 这 驱动 源
tries 至 compensate 为 这个, 它 adds 噪音 至 这 信号. 至
阻止 这个, 使用 33
Ω
序列 电阻器 在 各自 的 这 信号
输入 和 一个 10 pF 电容 横过 这 输入, 作 能 是
seen 在
图示 5
和
图示 6
. 这些 组件 应当 是
放置 关闭 至 这 模数转换器 因为 这 输入 管脚 的 这 模数转换器
是 这 大多数 敏感的 部分 的 这 系统 和 这个 是 这 last
opportunity 至 过滤 这 输入. 这 10 pF 电容 值 是 为
undersampling 应用 和 应当 是 replaced 和 一个
68 pF 电容 为 Nyquist 应用.
2.0 数字的 输入
数字的 输入 组成 的 clk, OE 和 pd.
2.1 CLK
这
CLK
信号 控制 这 定时 的 这 抽样 处理.
驱动 这 时钟 输入 和 一个 稳固的, 低 jitter 时钟 信号 在
这 范围 的 1 MHz 至 70 MHz 和 上升 和 下降 时间 的 较少
比 2 ns. 这 查出 carrying 这 时钟 信号 应当 是 作
短的 作 可能 和 应当 不 交叉 任何 其它 信号 线条,
相似物 或者 数字的, 不 甚至 在 90˚.
这
CLK
信号 也 驱动 一个 内部的 状态 机器. 如果 这
CLK
是 interrupted, 或者 它的 频率 是 too 低, 这 承担 在
内部的 电容 能 dissipate 至 这 要点 在哪里 这 交流-
curacy 的 这 输出 数据 将 降级. 这个 是 what 限制 这
最低 样本 比率 至 1 msps.
这
时钟
信号 也 驱动 一个 内部的 状态 机器. 如果
这 时钟 是 interrupted, 或者 它的 频率 是 too 低, 这 承担
在 内部的 电容 能 dissipate 至 这 要点 在哪里 这
精度 的 这 输出 数据 将 降级.
这 职责 循环 的 这 时钟 信号 能 影响 这 效能
的 任何 一个/d 转换器. 因为 实现 一个 准确的 职责
循环 是 difficult, 这 ADC12L063 是 设计 至 维持
效能 在 一个 范围 的 职责 循环. 当 它 是 指定
和 效能 是 有保证的 和 一个 50% 时钟 职责 循环,
效能 是 典型地 maintained 在 一个 时钟 职责 循环
范围 的 35% 至 65%.
这 时钟 线条 应当 是 序列 terminated 在 这 character-
istic 阻抗 的 那 线条 在 这 时钟 源. 如果 这 时钟
线条 是 变长 比
在哪里 t
r
是 这 时钟 上升 t
prop
是 这 传播 比率 的 这
信号 along 这 查出. 这
时钟
管脚 应当 是 一个.c. termi-
nated 和 一个 序列 RC 此类 那 这 电阻 值 是 equal
至 这 典型的 阻抗 的 这 时钟 线条 和 这
电容 值 是
在哪里 "i" 是 这 线条 长度 在 英寸 和 Z
o
是 这 characteric
阻抗 的 这 时钟 线条. 这个 末端 应当 是
located 作 关闭 作 可能 至, 但是 在里面 一个 centimeter 的,
这 ADC12L063 时钟 管脚 作 显示 在
图示 4
. 一个 典型
传播 比率 在 FR4 材料 是 关于 150ps/inch, 或者
关于 60ps/cm.
2.2 OE
这 OE 管脚, 当 高, puts 这 输出 管脚 在 一个 高
阻抗 状态. 当 这个 管脚 是 低 这 输出 是 在 这
起作用的 状态. 这 ADC12L063 将 continue 至 转变
whether 这个 管脚 是 高 或者 低, 但是 这 输出 能 不 是 读
当 这 OE 管脚 是 高.
2.3 PD
这 PD 管脚, 当 高, holds 这 ADC12L063 在 一个 电源-
向下 模式 至 conserve 电源 当 这 转换器 是 不
正在 使用. 这 电源 消耗量 在 这个 状态 是 50 mw.
这 输出 数据 管脚 是 未阐明的 在 这个 模式. 电源
消耗量 在 电源-向下 是 不 影响 用 这 时钟
频率, 或者 用 whether 那里 是 一个 时钟 信号 呈现. 这
数据 在 这 pipeline 是 corrupted 当 在 这 电源 向下
模式.
3.0 输出
这 ADC12L063 有 12 ttl/cmos 兼容 数据 输出
管脚. 这 补偿 二进制的 数据 是 呈现 在 这些 输出 当
这 OE 和 PD 管脚 是 低. 当 这 t
OD
时间 提供
信息 关于 输出 定时, 一个 简单的 方法 至 俘获 一个
有效的 输出 是 至 获得 这 数据 在 这
rising 边缘
的 这
转换 时钟 (管脚 10).
是 非常 细致的 当 驱动 一个 高 电容 总线. 这
更多 电容 这 输出 驱动器 必须 承担 为 各自
转换, 这 更多 instantaneous 数字的 电流 flows
通过 V
DR
和 DR 地. 这些 大 charging 电流
尖刺 能 导致 在-碎片 地面 噪音 和 couple 在 这
相似物 电路系统, degrading 动态 效能. 足够的
20026312
图示 3. Angular Errors 在 这 二 输入
信号 将 减少 这 输出 水平的 或者 导致
扭曲量
ADC12L063
www.国家的.com17
: 点此下载
