产品 信息
(持续)
越过 和 ringing 能 是 减少 用 adding 一个 序列
damping 电阻 在 这 结晶 oscillator’s 输出 (管脚
8) 和 这 ADC16071ADC16471’s CLK (管脚 12) 作 显示
在
图示 7
这 真实的 电阻 值 是 依赖 在 这
板 布局 和 查出 长度 那 connects 这 振荡器 或者
CLK 源 至 这 ADC 一个 典型 开始 值 是 50
X
和
一个 范围 的 27
X
至 150
X
TLH11454–23
图示 7 Damping 电阻 减少
时钟 信号 越过
串行 接口
这 ADC16071 和 这 ADC16471 有 三 串行 inter-
面向 输出 pins 串行 数据 输出
(sdo)
框架 同步
输出
(fso)
和 串行 时钟 输出
(sco)
SCO
有 一个
频率 的 f
CLK
4 各自 的 这 ADC16071ADC16471’s
16-位 conversions 是 transmitted 在里面 这 第一 half 的 这
数据 传递 框架
一个 数据 传递 框架 是 32
SCO 循环 在 duration Two’s complement 数据 shifts 输出
在 这
SDO
管脚 beginning 和 位 15 (msb) 和 ending 和
位 0 (lsb) 带去 16
SCO
cycles
SDO
然后 shifts 输出
zeroes 为 这 next 16
SCO
循环 至 维持 兼容性
和 二 频道 多路复用 operation
这 串行 数据 那 是 shifted 输出 的 这
SDO
管脚 是 synchro-
nous 和
SCO
取决于 在 这 逻辑 水平的 应用 至 这
串行 Format 管脚
(sfmt)
这 数据 在 这
SDO
管脚 是 有效的
在 也 这 下落 或者 rising 边缘 的
SCO
如果 一个 逻辑 低 是
应用 至
SFMT
然后 这 数据 在
SDO
是 有效的 在 这 下降-
ing 边缘 的
SCO
如果 一个 逻辑 高 是 应用 至
SFMT
然后
这 数据 在
SDO
是 有效的 在 这 rising 边缘 的
SCO
看
图示 2
这
FSO
信号 是 使用 至 同步 其它 设备 至 这
ADC16071ADC16471’s 数据 传递 frame 取决于-
ing 在 这 逻辑 水平的 应用 至
SFMT
这 信号 在
FSO
是
也 一个 短的 脉冲波 (大概 一个 SCO 循环 在 dura-
tion) ending just 在之前 这 传递 的 位 15 在
SDO
或者 一个 正方形的 波 和 一个 时期 的 32 SCO 循环 going 低
just 在之前 这 传递 的 位 15 和 going 高 just
之后 这 传递 的 位 0 如果 一个 逻辑 低 是 应用 至
SFMT
FSO
将 是 高 为 大概 一个 SCO 循环
和 下降 低 just 在之前 这 传递 的 位 15 和 停留
低 为 这 remainder 的 这 传递 frame 如果 一个 逻辑
高 是 应用 至
SFMT
FSO
将 是 低 在 这 trans-
使命 的 位 15–0 和 高 在 这 next 16 SCO cy-
cles 看
图示 3
这 框架 同步 输入 (
FSI
) 是 使用 至 同步 这
ADC16071ADC16471’s conversions 至 一个 外部 source
这 逻辑 状态 的
FSI
是 captured 用 这 ADC16071
ADC16471 在 这 下落 边缘 的
CLK
Ifan
FSI
低 至 高
转变 是 sensed 在 调整
CLK
下落 edges
这 ADC16071ADC16471 将 中断 它的 电流 数据
传递 框架 和 begin 一个 新 one 看
图示 4
预定的 至 这 数据 latency 的 这 ADC16071ADC16471’s digi-
tal filters 这 第一 31 conversions 下列的 一个 框架 同步
输入 信号 将 代表 inaccurate data 除非 这 框架
syncs 是 应用 在 常量 32 SCO 循环 intervals 如果 非
FSI
信号 是 应用 (fsi 是 保持 高 或者 低) 这
ADC16071ADC16471 将 内部 create 一个 框架 同步
每 32 SCO cycles
这 数据 输出 使能 管脚 (
DOE
) 是 使用 至 使能 和
使不能运转 这 输出 的 数据 在
SDO
当
DOE
是 deactivat-
ed
SDO
stops 驱动 这 串行 数据 线条 用 进去 一个 高
阻抗 触发-state
DOE
’s 起作用的 状态 matches 这
逻辑 水平的 应用 至 这 时间 Slot 输入 管脚 (
TSI
) 如果 一个 逻辑
低 是 应用 至
TSI
这 ADC16071ADC16471’s
SDO
管脚
将 变换 输出 数据 当
DOE
是 Low 和 是 在 一个 高 imped-
ance 触发-状态 当
DOE
是 High 如果 一个 逻辑 高 是 ap-
plied 至
TSI
SDO
将 变换 输出 数据 当
DOE
是 High 和
是 在 一个 高 阻抗 触发-状态 当
DOE
是 Low
二 频道 多路复用 运作
二 ADC16071ADC16471’s 能 容易地 是 配置 至
share 一个 单独的 串行 数据 线条 和 运作 在 一个 ‘‘stereo’’ 或者
二 频道 多路复用 mode 它们 share 这 串行 数据
总线 用 alternating 传递 的 转换 数据 在 它们的
各自的
SDO
pins 一个 的 这 ADC16071ADC16471’s
这 Master shifts 它的 转换 数据 输出 的
SDO
在 这
第一 16 SCO 循环 的 这 数据 传递 frame 这
其它 ADC16071ADC16471 这 Slave shifts 它的 数据 输出
在 这 第二 16 SCO 循环 的 这 数据 传递
frame
这 从动装置 是 选择 用 应用 一个 逻辑 高 至 它的
TSI
管脚
和 一个 逻辑 高 至 它的
SFMT
pin 这 主控 是 选择 用
应用 一个 逻辑 低 至 它的
TSI
管脚 和 一个 逻辑 高 至 它的
SFMT
pin 作 显示 在
图示 8
这 Master’s
FSO
是 使用
至 控制 这
DOE
的 两个都 这 主控 和 这 从动装置 作 好
作 至 同步 这 二 ADC16071ADC16471’s 用 driv-
ing 这 Slave’s 框架 同步 输入 pin
FSI
作 这 主控
finishes transmitting 它的 16 位 的 转换 data 它的
FSO
变得 High 这个 triggers 这 Slave’s
FSI
造成 这 从动装置
至 begin transmitting 它的 16 位 的 转换 data
这 Master’s
DOE
是 起作用的 低 和 这 Slave’s
DOE
是
起作用的 High 自从 这 一样 signal 这 Master’s
FSO
is
连接 至 两个都 的 这 converters’
DOE
pins 一个 con-
verter 将 变换 输出 数据 在 它的
SDO
管脚 当 这 其它 是 在
触发-state 准许 这 二 ADC16071ADC16471’s 至
share 这 一样 串行 数据 传递 line
电源 供应 和 GROUNDING
这 ADC16071ADC16471 有 在-碎片 50 pF 绕过 ca-
pacitors 在 这 供应-管脚 使牢固结合 焊盘 和 它们的 cor-
responding grounds 那里 是 24 的 这些 capacitors 6 为
这 相似物 部分 和 18 为 这 digital 结果 在 一个 总的
值 的 1200 pF 它们 帮助 控制 ringing 在 这 在-碎片
电源 供应 busses 特别 在 这 数字的 section fur-
ther 它们 帮助 增强 这 baseband 噪音 效能 的
这 相似物 modulator
14
: 点此下载
