14
handshake 模式
这 handshake 输出 模式 是 提供 作 一个 alternative
意思 的 接合 这 icl7109 至 数字的 系统 在哪里 这
一个/d 转换器 变为 起作用的 在 controlling 这 流动 的 数据
instead 的 passively responding 至 碎片 和 字节 使能
输入. 这个 模式 是 specifically 设计 至 准许 一个 直接
接口 在 这 icl7109 和 工业-标准 uarts
(此类 作 这 intersil im6402/3) 和 非 外部 逻辑 必需的.
当 triggered 在 这 handshake 模式, 这 icl7109 pro-
vides 所有 这 控制 和 标记 信号 需要 至 sequentially
转移 二 字节 的 数据 在 这 uart 和 initiate 它们的
传递 在 串行 表格. 这个 非常 eases 这 task 和
减少 这 费用 的 designing 偏远的 数据 acquisition stations
使用 串行 数据 传递.
entry 在 这 handshake 模式 是 控制 用 这 模式 管脚.
当 这 模式 终端 是 使保持 高, 这 icl7109 将 enter
这 handshake 模式 之后 新 数据 有 被 贮存 在 这 输出-
放 latches 在 这 终止 的 一个 转换 (看 计算数量 7 和 8).
这 模式 终端 将 也 是 使用 至 触发 entry 在 这
handshake 模式 在 要求. 在 任何 时间 在 这 变换器-
sion 循环, 这 低 至 高 转变 的 一个 短的 脉冲波 在 这
模式 输入 将 导致 立即的 entry 在 这 handshake
模式. 如果 这个 脉冲波 occurs 当 新 数据 是 正在 贮存, 这
entry 在 handshake 模式 是 delayed 直到 这 数据 是 稳固的.
当 这 转换器 是 在 这 handshake 模式, 这 模式 输入
是 ignored, 和 虽然 conversions 将 安静的 是 执行,
数据 updating 将 是 inhibited (看 图示 9) 直到 这 转换器
完成 这 输出 循环 和 clears 这 handshake 模式.
当 这 转换器 enters 这 handshake 模式, 或者 当 这
模式 输入 是 高, 这 碎片 和 字节 使能 terminals
变为 ttl-兼容 输出 这个 提供 这 控制
信号 为 这 输出 循环 (看 计算数量 7, 8, 和 9).
在 handshake 模式, 这 send 输入 是 使用 用 这 转换器
作 一个 indication 的 这 能力 的 这 接到 设备 (此类 作 一个
uart) 至 接受 数据.
图示 7 显示 这 sequence 的 这 输出 循环 和 send
使保持 高. 这 handshake 模式 (内部的 模式 高) 是
entered 之后 这 数据 获得 脉冲波, 和 自从 模式 仍然是
高 这 ce/加载
, lben和 hbenterminals 是 起作用的 作
输出. 这 高 水平的 在 这 send 输入 是 sensed 在 这
一样 高 至 低 内部的 时钟 边缘 那 terminates 这 数据
获得 脉冲波. 在 这 next 低 至 高 内部的 时钟 边缘 这
ce/加载
和 这 hben输出 假设 一个 低 水平的, 和 这
高-顺序 字节 (位 9 通过 12, pol, 和 or) 输出 是
使能. 这 ce/加载
输出 仍然是 低 为 一个 全部 内部的
时钟 时期 仅有的, 这 数据 输出 仍然是 起作用的 为 1
1
/
2
inter-
nal 时钟 时期, 和 这 高 字节 使能 仍然是 低 为 二
时钟 时期. 因此 这 ce/加载
输出 低 水平的 或者 低 至
高 边缘 将 是 使用 作 一个 同步 信号 至 确保
有效的 数据, 和 这 字节 使能 作 一个 输出 将 是 使用 作 一个
字节 identification 标记. 和 send remaining 高 这 转换器
完成 这 输出 循环 使用 ce/加载
和 lben当
这 低 顺序 字节 输出 (位 1 通过 8) 是 使活动. 这
handshake 模式 是 terminated 当 两个都 字节 是 sent.
图示 8 显示 一个 输出 sequence 在哪里 这 send 输入 是
使用 至 延迟 portions 的 这 sequence, 或者 handshake 至 确保
准确无误的 数据 转移. 这个 定时 图解 显示 这 relation-
ships 那 出现 使用 一个 工业-标准 im6402/3 cmos
uart 至 接口 至 串行 数据 途径. 在 这个 接口, 这
send 输入 至 这 icl7109 是 驱动 用 这 tbre (传输者
缓存区 寄存器 empty) 输出 的 这 uart, 和 这 ce/加载
终端 的 这 icl7109 驱动 这 tbrl (传输者 缓存区
寄存器 加载) 输入 至 这 uart. 这 数据 输出 是 paral-
leled 在 这 第八 传输者 缓存区 寄存器 输入.
图示 6. 直接 模式 输出 定时
表格 1. 直接 模式 定时 (所需的)东西
(看 便条 4 的 电的 规格)
描述 标识 最小值 典型值 最大值 单位
数据
有效的
数据
有效的
数据
有效的
t
CEA
t
BEA
t
DAB
t
DHB
t
DAC
t
DHC
ce/加载
作 输入
HBEN
作 输入
LBEN
作 输入
高 字节
数据
低 字节
数据
= 高 阻抗
ICL7109
: 点此下载
