19
图示 14. 全部-时间 并行的 接口 至 8040/80/85 微处理器
图示 15. 全部-时间 并行的 接口 至 8048/80/85 微处理器 和 中断
地
模式
LBEN
b9 - b12
pol, 或者
b1 - b8
状态
HBEN
看 text
相似物
在
6
8
ICL7109
ce/加载
run/支撑 +5V
地
地址 总线
控制 总线
RD WR
PA
5
- pa
0
铅
7
- 铅
0
PC
5
d7 - d0 a0 - a1
CS
8255
(模式 0)
8008, 8080
8085, 8048, 等
数据 总线
地
模式
LBEN
b9 - b12
pol, 或者
b1 - b8
状态
HBEN
+5V
相似物
在
6
8
ICL7109
ce/加载
run/支撑
地
地址 总线
控制 总线
RD WR
PA
5
- pa
0
铅
7
- 铅
0
PC
4
d7 - d0 a0 - a1
CS
8255
8008, 8080
8085, 8048, 等
PC
6
看 text
STB
一个
1
µ
F
10k
Ω
PC
6
INTR
一个
INTR
数据 总线
ICL7109