数据 薄板
4 mbit lpc firmware flash
SST49LF004B
11
©2003 硅 存储 技术, 公司 s71232-02-000 12/03
模式 选择
这 sst49lf004b flash 记忆 设备 运作 在 二
distinct 接口 模式: 这 lpc 模式 和 这 并行的
程序编制 (pp) 模式. 在 lpc 模式, 交流
在 这 host 和 这 sst49lf004b occurs 通过 这 4-
位 i/o 交流 信号, lad[3:0], 和 lframe#. 在
pp 模式, 这 设备 是 控制 通过 这 11 地址,
一个
10
-一个
0
, 和 8 i/o, dq
7
-dq
0
, 信号. 这 地址 输入
是 多路复用 在 行 和 column 选择 用 控制 sig-
nal r/c# 管脚. 这 行 地址 是 编排 至 这 更小的
内部的 地址 (一个
10-0
), 和 这 column 地址 是
编排 至 这 高等级的 内部的 地址 (一个
18-11
). 看 图-
ure 3, 设备 记忆 编排, 为 地址 assignments.
lpc 模式
设备 运作
这 lpc 模式 使用 一个 5-信号 交流 接口
consisting 的 一个 控制 线条, lframe#, 这个 是 驱动 用
这 host 至 星t 或者 abort 一个 总线 循环, 和 一个 4-位 数据 总线,
lad[3:0], 这个 是 使用 至 communicate 循环 类型, 循环
方向, id 选择, 地址, 数据 和 同步 地方. 这
设备 enters 备用物品 模式 当 lframe# 是 高 和
非 内部的 运作 是 在 progress.
这 sst49lf004b supports 两个都 单独的-字节 firmware
记忆 读/写 循环 和 单独的-字节 lpc 记忆
读/写 循环 作 定义 在 intel’s 低-管脚-计数
接口 规格, 修订 1.1. 这 host 驱动
lframe# 低 为 一个 或者 更多 时钟 循环 至 initiate 一个
lpc 循环. 这 last latched 值 的 lad[3:0] 在之前
lframe# 是 这 开始 值. 这 开始 值 deter-
mines whether 这 sst49lf004b 将 respond 至 一个 firm-
ware 记忆 读/写 循环 或者 一个 lpc 记忆 读/
写 循环 作 定义 在 表格 3.
看 下列的 sections 为 详细信息 的 firmware 记忆 和
lpc 记忆 循环 类型. 电子元件工业联合会 标准 sdp (软-
ware 数据 保护) 程序 和 擦掉 command
sequences 是 使用 至 initiate firmware 和 lpc 记忆
程序 和 擦掉 行动. 看 表格 12 为 一个 listing
的 程序 和 擦掉 commands. 碎片-擦掉 是 仅有的
有 在 pp 模式.
表格 3: F
IRMWARE
和
lpc m
EMORY
C
YCLES
开始 f
IELD
D
EFINITION
开始
值 定义
0000 开始 的 一个 lpc 记忆 循环. 这 方向
(读 或者 写) 是 决定 用 这 第二 地方
的 这 lpc 循环.
1101 开始 的 一个 firmware 记忆 读 循环
1110 开始 的 一个 firmware 记忆 写 循环
t3.0 1232
: 点此下载
