12
数据 薄板
4 mbit lpc firmware flash
SST49LF004B
©2003 硅 存储 技术, 公司 s71232-02-000 12/03
firmware 记忆 读 循环
图示 4: F
IRMWARE
M
EMORY
R
EAD
C
YCLE
W
AVEFORM
表格 4: F
IRMWARE
M
EMORY
R
EAD
C
YCLE
F
IELD
D
EFINITIONS
时钟
循环
地方
名字
地方 内容
lad[3:0]
1
1. 地方 内容 是 有效的 在 这 rising 边缘 的 这 呈现 时钟 循环.
lad[3:0]
方向 Comments
1 开始 1101 在 lframe# 必须 是 起作用的 (低) 为 这 设备 至 respond.
仅有的 这 last 地方 latched 在之前 lframe# transitions 高
将 是 公认的. 这 开始 地方 内容 (1101b) indi-
cate 一个 firmware 记忆 读 循环.
2 IDSEL 0000 至 1111 在 indicates 这个 sst49lf004b 设备 应当 respond. 如果 这
idsel (id 选择) 地方 matches 这 值 的 id[3:0], 这 设备
将 respond 至 这 lpc 总线 循环.
3-9 MADDR YYYY 在 这些 七 时钟 循环 制造 向上 这 28-位 记忆
地址. yyyy 是 一个 nibble 的 这 全部 地址.
地址 是 transferred 大多数-重大的 nibble 第一.
10 MSIZE 0000 (1 字节) 在 这 msize 地方 indicates 如何 许多 字节 将 是 trans-
ferred 在 multi-字节 行动. 这 sst49lf004b 仅有的
支持 单独的-字节 运作. msize=0000b
11 TAR0 1111 在 然后 float 在 这个 时钟 循环, 这 主控 (intel ich) 有 驱动 这 总线
至 所有 ‘1’s 和 然后 floats 这 总线, 较早的 至 这 next 时钟
循环. 这个 是 这 第一 部分 的 这 总线 “turnaround 循环.”
12 TAR1 1111 (float) float 然后
输出
这 sst49lf004b takes 控制 的 这 总线 在 这个
循环.
13 RSYNC 0000 (准备好) 输出 在 这个 时钟 循环, 这 设备 发生 一个 “ready sync”
(rsync) 表明 那 这 设备 有 received 这 输入
数据.
14 数据 ZZZZ 输出 zzzz 是 这 least-重大的 nibble 的 这 数据 字节.
15 数据 ZZZZ 输出 zzzz 是 这 大多数-重大的 nibble 的 这 数据 字节.
16 TAR0 1111 输出 然后
Float
在 这个 时钟 循环, 这 sst49lf004b 驱动 这 总线 至 所有
ones 和 然后 floats 这 总线 较早的 至 这 next 时钟 循环.
这个 是 这 第一 部分 的 这 总线 “turnaround 循环.”
17 TAR1 1111 (float) float 然后 在 这 host 重新开始 控制 的 这 总线 在 这个 循环.
t4.0 1232
1232 f03.0
LFRAME#
lad[3:0]
1101b 0000b a[23:20]
a[19:16]
a[3:0]a[7:4]a[11:8]a[15:12]
MADDRStart IDSEL
MSIZE
LCLK
a[27:24] 0000b
RSYNC
TAR 1TAR 0
TARd[7:4]tri-状态 d[3:0]0000b 1111b
数据
: 点此下载
