max146/max147
+2.7v, 低-电源, 8-频道,
串行 12-位 adcs
______________________________________________________________________________________ 13
• • •
• • •
• • •
• • •
t
SDV
t
SSTRB
pd0 clocked 在
t
STR
SSTRB
SCLK
CS
t
SSTRB
• • •
• • • •
•
图示 8. 外部 时钟 模式 sstrb 详细地 定时
外部 时钟
在 外部 时钟 模式, 这 外部 时钟 不 仅有的 shifts
数据 在 和 输出, 但是 它 也 驱动 这 相似物-至-数字的
转换 步伐. sstrb 脉冲 高 为 一个 时钟
时期 之后 这 last 位 的 这 控制 字节. succes-
sive-approximation 位 decisions 是 制造 和 呈现
在 dout 在 各自 的 这 next 12 sclk 下落 edges
(图示 6). sstrb 和 dout go 在 一个 高-阻抗
状态 当
CS
变得 高; 之后 这 next
CS
下落 边缘,
sstrb 输出 一个 逻辑 低. 图示 8 显示 这 sstrb
定时 在 外部 时钟 模式.
这 转换 必须 完全 在 一些 最小 时间,
或者 droop 在 这 样本-和-支撑 电容 将
降级 转换 结果. 使用 内部的 时钟 模式 如果
这 串行 时钟 频率 是 较少 比 100khz, 或者 如果
串行 时钟 interruptions 可以 导致 这 转换
间隔 至 超过 120µs.
内部的 时钟
在 内部的 时钟 模式, 这 max146/max147 发生
它们的 自己的 转换 clocks 内部. 这个 frees 这 µp
从 这 burden 的 运动 这 sar 转换 时钟
和 准许 这 转换 结果 至 是 读 后面的 在 这
• • •
• • •
• • •
• • •
CS
SCLK
DIN
DOUT
t
CSH
t
CSS
t
CL
t
DS
t
DH
t
DV
t
CH
t
做
t
TR
t
CSH
图示 7. 详细地 串行-接口 定时
: 点此下载
