AD9865
rev. 一个 | 页 25 的 48
4493-0-012
RXCLK
RXSYNC
rx[5:0]
Rx0LSB
Rx1MSB Rx1LSB
Rx2MSB
Rx3LSB
Rx3MSB
t
Dv
t
DH
图示 54. 全部-duplex rx 端口 定时
至 增加 flexibility 至 这 全部-duplex 数字的 接口 端口, 一些
程序编制 选项 是 有 在 这 spi 寄存器. 这些
选项 是 列表 在 表格 14. 这 定时 为 这 tx[5:0] 和/或者
rx[5:0] 端口 能 是 independently changed 用 selecting 也
这 rising 或者 下落 时钟 边缘 作 这 抽样/validating 边缘
的 这 时钟. 反相的 rxclk (通过 位 1 或者 寄存器 0x05)
affects 两个都 这 rx 和 tx 接口, 因为 它们 两个都 使用
rxclk.
表格 14. spi 寄存器 为 全部-duplex 接口
地址 (十六进制)
位 描述
0x05 (2) oscin 至 rxclk
(1) invert rxclk
(0) 使不能运转 rxclk
0x0B
(2) rx 增益 在 tx 端口
0x0c (4) invert txsync
(3) tx 5/5 nibble
(2) ls nibble 第一
(1) txclk 负的 边缘
(0) twos complement
0x0D
(5) rx 端口 三-状态
(4) invert rxsync
(3) rx 5/5 nibble
(2) ls nibble 第一
(1) rxclk 负的 边缘
(0) twos complement
0x0E
(7) 低 驱动 力量
这 default tx 和 rx 数据 输入 formats 是 twos complement,
但是 能 是 changed 至 笔直地 二进制的. 这 default txsync 和
rxsync settings 能 是 changed 此类 那 这 第一 nibble 的
这 文字 呈现 当 txsync, rxsync, 或者 两个都 是 高.
也, 这 least 重大的 nibble 能 是 选择 作 这 第一
nibble 的 这 文字 (ls nibble 第一). 这 输出 驱动器 力量
能 也 是 减少 为 更小的 数据 比率 产品.
为 这 ad9865, 这 大多数 重大的 nibble defaults 至 6 位,
和 这 least 重大的 nibble defaults 至 4 位. 这个 能 是
changed 所以 那 这 least 重大的 nibble 和 大多数 重大的
nibble 有 5 位 各自. 至 accomplish 这个, 设置 这 5/5 nibble 位
在 寄存器 0x0c 和 寄存器 0x0d 和 使用 数据 管脚 tx[5:1]
和 rx[5:1].
图示 55 显示 一个 可能 数字的 接口 在 一个 asic
和 这 ad9865. 这 ad9865 serves 作 这 主控 generating
这 必需的 clocks 为 这 asic. 这个 接口 需要 那 这
asic 保留 16 管脚 为 这 接口, 假设 一个 6-位 nibble
宽度 和 这 使用 的 这 tx 端口 为 rxpga 增益 控制. 便条
那 这 asic 管脚 allocation 能 是 减少 用 3, 如果 一个 5-位
nibble 宽度 是 使用 和 这 增益 (或者 增益 strobe) 的 这 rxpga
是 控制 通过 这 spi 端口.
至
tx 数字的
过滤
10/12
ad9865/ad9866
从
RxADC
10/12
RXSYNC
TXSYNC
tx_同步
RXCLK
CLKOUT1
CLKOUT2
CLKIN
数字的 asic
4493-0-013
OSCIN
从
结晶
或者 主控 clk
增益
OPTIONAL
tx data[5:0]
Rx data[5:0]
rx[5:0]
rx_同步
MUX
DEMUX
tx[5:0]
6
至
RxPGA
图示 55. 例子 的 一个 全部-duplex 数字的 接口
和 optional rxpga 增益 控制 通过 tx[5:0]
rxpga 控制
这 ad9865 包含 一个 数字的 pga 在 这 rx path 那 是 使用
至 扩展 这 动态 范围. 这 rxpga 能 是 编写程序
在 −12 db 至 +48 db 和 1 db 决议 使用 一个 6-位 文字,
和 和 一个 0 db 设置 相应的 至 一个 2 v p-p 输入 信号.
这 6-位 文字 是 喂养 在 一个 lut 那 是 使用 至 distribute 这
desired 增益 在 三 放大器 stages 在里面 这 rx path.
在之上 电源-向上, 这 rxpga 增益 寄存器 是 设置 至 它的 最小
增益 的 −12 db. 这 rxpga 增益 mapping 是 显示 在 图示 56.
表格 15 lists 这 spi 寄存器 pertaining 至 这 rxpga.
: 点此下载
