DS585PP5 13
CS42526
切换 特性- 控制 端口 - i
2
c format
(为 cqz, t
一个
= -10 至 +70° c; 为 dqz, t
一个
= -40 至 +85° c; va=varx = 5 v, vd =vls= 3.3 v; vlc = 1.8 v 至 5.25 v; 输入:
逻辑 0 = dgnd, 逻辑 1 = vlc, c
L
=30pf)
注释: 16. 数据 必须 是 使保持为 sufficient 时间 至 bridge 这 转变 时间, t
fc
, 的 scl.
17. 这 acknowledge 延迟 是 为基础 在 mclk和 能 限制 这 最大 transaction 速.
18. 为 单独的-速 模式, 为 翻倍-速 模式, 为 四方形-速 模式
参数 标识 最小值 最大值 单位
scl 时钟 频率 f
scl
- 100 kHz
RST
rising 边缘 至 开始 t
irs
500 - ns
总线 自由 时间 在 传送 t
buf
4.7 - µs
开始 情况 支撑 时间 (prior 至 第一 时钟 脉冲波) t
hdst
4.0 - µs
时钟 低 时间 t
低
4.7 - µs
时钟 高 时间 t
高
4.0 - µs
建制 时间 为 重复的 开始 情况 t
sust
4.7 - µs
sda 支撑 时间 从 scl 下落 (便条 16) t
hdd
0-µs
sda 建制 时间 至 scl rising t
sud
250 - ns
上升 时间 的 scl 和 sda t
rc
-1µs
下降 时间 scl 和 sda t
fc
-300ns
建制 时间 为 停止 情况 t
susp
4.7 - µs
acknowledge 延迟 从scl 下落 (便条 17) t
ack
- (便条 18) ns
15
256 Fs
×
---------------------
15
128 Fs
×
---------------------
15
64 Fs
×
------------------
t
buf
t
hdst
t
low
t
hdd
t
高
t
sud
停止 Start
SDA
SCL
t
irs
RST
t
hdst
t
rc
t
fc
t
sust
t
susp
开始
停止
重复的
t
rd
t
fd
t
ack
图示 3. 控制 端口 定时 - i
2
c format