14 DS618PP1
CS4382A
切换 特性 - pcm
(输入: 逻辑 0 = 地, 逻辑 1 = vls, c
L
= 30 pf)
注释:
14. 之后 powering 向上, rst
应当 是 使保持 低 直到 之后 这 电源 供应 和 clocks 是 settled.
15. 看 表格 1 在 页 20 为 建议的 mclk 发生率.
参数 标识 最小值 最大值 单位
RST
管脚 低 脉冲波 宽度 (便条 14) 1 - ms
mclk 频率 1.024 55.2 MHz
mclk 职责 循环 (便条 15) 45 55 %
输入 样本 比率 - lrck 单独的-速 模式
翻倍-速 模式
四方形-速 模式
F
s
F
s
F
s
4
50
100
54
108
216
kHz
kHz
kHz
lrck 职责 循环 45 55 %
sclk 职责 循环 45 55 %
sclk 高 时间 t
sckh
8-ns
sclk 低 时间 t
sckl
8-ns
lrck 边缘 至 sclk rising 边缘 t
lcks
5-ns
sdin 建制 时间 before sclk rising 边缘 t
ds
3-ns
sdin 支撑 时间 之后 sclk rising 边缘 t
dh
5-ns
SDINx
t
ds
SCLK
LRCK
MSB
t
dh
t
sckh
t
sckl
t
lcks
msb-1
图示 1. 串行 音频的 接口 定时