16 DS618PP1
CS4382A
切换 特性 - 控制 端口 - i
2
c format
(输入: 逻辑 0 = 地, 逻辑 1 = vlc, c
L
=30pf)
注释:
16. 数据 必须 是 使保持 为 sufficient 德州仪器me 至 桥 这 转变 时间, t
fc
, 的 scl.
参数 标识 最小值 最大值 单位
scl 时钟 频率 f
scl
- 100 kHz
RST
rising 边缘 至 开始 t
irs
500 - ns
总线 自由 时间 在 传送 t
buf
4.7 - µs
开始 情况 支撑 时间 (较早的 至 第一 时钟 脉冲波) t
hdst
4.0 - µs
时钟 低 时间 t
低
4.7 - µs
时钟 高 时间 t
高
4.0 - µs
建制 时间 为 重复的 开始 情况 t
sust
4.7 - µs
sda 支撑 时间 从 scl 下落
(便条 16)
t
hdd
0-µs
sda 建制 时间 至 scl rising t
sud
250 - ns
上升 时间 的 scl 和 sda t
rc
, t
rc
-1µs
下降 时间 scl 和 sda t
fc
, t
fc
-300ns
建制 时间 为 停止 情况 t
susp
4.7 - µs
acknowledge 延迟 从 scl 下落 t
ack
300 1000 ns
t
buf
t
hdst
t
hdst
t
低
t
r
t
f
t
hdd
t
高
t
sud
t
sust
t
susp
停止 开始
开始
停止
重复的
SDA
SCL
t
irs
RST
图示 3. 控制 端口 定时 - i
2
c format