DS618PP1 19
CS4382A
VLS
CS4382A
MCLK
VD
AOUTA1+
8
32
0.1 µf
+
1 µf
+2.5 v
SDIN1
9
1 µf
0.1 µ
F
+
+
20
21
FILT+
VQ
7
6
LRCK
SCLK
SDIN3
SDIN2
39
40
0.1 µ
F
47 µf
VA
0.1 µf
+
1 µf
0.1 µf
+1.8 v 至 +5 v
+5 v
4
43
SDIN4
13
14
相似物 conditioning
和 噪声抑制
aouta1-
AOUTB1+
38
37
相似物 conditioning
和 噪声抑制
aoutb1-
AOUTA2+
35
36
相似物 conditioning
和 噪声抑制
aouta2-
AOUTB2+
34
33
相似物 conditioning
和 噪声抑制
aoutb2-
AOUTA3+
29
30
相似物 conditioning
和 噪声抑制
aouta3-
AOUTB3+
28
27
相似物 conditioning
和 噪声抑制
aoutb3-
AOUTA4+
25
26
相似物 conditioning
和 噪声抑制
aouta4-
AOUTB4+
24
23
相似物 conditioning
和 噪声抑制
aoutb4-
MUTEC234
22
41
沉默的
驱动
MUTEC1
11
31
地
地
5
保卫-alone
模式
配置
VLC
0.1 µf
+1.8 v 至 +5 v
18
2
48
DSDB2
3
42
m3(dsd_sclk)
DSDA1
DSDB3
DSDA3
DSDA4
DSDB1
DSDA2
46
45
47
1
44
DSDB4
16
15
M2
M1
M0
RST
19
17
47 k
Ω
VLS
便条
DSD
便条
DSD
: 为 dsd 运作:
1) lrck 必须 是 系 至 vls 和
仍然是 静态的 高.
2) m3 pcm 保卫-alone 配置
管脚 变为 dsd_sclk
沉默的
驱动
便条
DSD
TST
10, 12
DSD
数字的
音频的
源
PCM
音频的
源
220 Ω
470 Ω
470 Ω
47 k
Ω
Optional
图示 6. 典型 connecti在 图解, 硬件 模式