CS4202
DS549PP1 17
3.1.3 Command 数据 端口 (slot 2)
wd[15:0] 写 数据. 这 wd[15:0] 位 包含 这 16-位 值 至 是 写 至 这 寄存器. 如果 一个 交流-
cess 是 一个 读, 这个 slot 是 ignored.
便条: 为 任何 写 至 一个 交流 ’97 寄存器, 这 写 是 定义 至 是 一个 ‘atomic’ 进入. 这个 意思
那 当 这 Slot 1 有效的 位 在 输出 Slot 0 是 ‘set’, 这 Slot 2 有效的 位 在 输出 Slot 0 应当
总是 是 ‘set’ 在 这 一样 音频的 框架. 非 写 进入 将 是 分割 横过 2 frames.
3.1.4 PCM Playback 数据 (slots 3-4,6-11)
pd[19:0] Playback 数据. 这 pd[19:0] 位 包含 这 20-位 PCM (2’s complement) playback 数据 为
这 left 和 正确的 dacs, 串行 数据 端口, 和/或者 这 s/pdif 传输者. 表格 8 在 页 30
lists 一个 交叉 涉及 为 各自 函数 和 它的 各自的 slot. 这 mapping 的 一个 给 slot
至 这 dac, 串行 数据 端口, 或者 s/pdif 传输者 是 决定 用 这 状态 的 这 dsa[1:0]
位 在 这
扩展 音频的 ID 寄存器 (index 28h)
和 这 spsa[1:0] 位 在 这
扩展
音频的 状态/控制 寄存器 (index 2ah).
3.1.5 GPIO 管脚 控制 (slot12)
gpio[4:0] GPIO 管脚 控制. 这 gpio[4:0] 位 控制 这 CS4202 GPIO 管脚 配置 作 输出.
写 accesses 使用 GPIO 管脚 控制 位 配置 作 输出 将 是 反映 在 这
GPIO 管脚 输出 在 这 next 交流-link 框架. 写 accesses 使用 GPIO 管脚 控制 位 con-
figured 作 输入 将 有 非 效应 和 是 ignored. 如果 这 GPOC 位 在 这
misc. 结晶 con-
trol 寄存器 (index 60h)
是 ‘set’, 这 位 在 输出 Slot 12 是 ignored 和 GPIO 管脚
配置 作 输出 是 控制 通过 这
GPIO 管脚 状态 寄存器 (index 54h)
.
Bit1918 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3210
WD15 WD14 WD13 WD12 WD11 WD10 WD9 WD8 WD7 WD6 WD5 WD4 WD3 WD2 WD1 WD0 保留
Bit191817161514131211109876543210
PD19 PD18 PD17 PD16 PD15 PD14 PD13 PD12 PD11 PD10 PD9 PD8 PD7 PD6 PD5 PD4 PD3 PD2 PD1 PD0
Bit19181716151413121110 9 8 7 6 5 4 3 2 1 0
不 执行 GPIO4 GPIO3 GPIO2 GPIO1 GPIO0 保留
: 点此下载
