CS4202
18 DS549PP1
3.2 交流-link 串行 数据 输入 框架
在 这 串行 数据 输入 框架, 数据 是 passed 在 这 sdata_在 管脚 从 这 CS4202 至 这 交流 ’97 con-
troller. 这 数据 format 为 这 输入 框架 是 非常 类似的 至 这 输出 框架. 图示 9 在 页 15 illus-
trates 这 串行 端口 定时.
这 PCM 俘获 数据 从 这 CS4202 是 shifted 输出 MSB 第一 在 这 大多数 重大的 18 位 的 各自 slot.
这 least 重大的 2 位 在 各自 slot 将 是 ‘cleared’. 如果 这 host requests PCM 数据 从 这 交流 ’97
控制 那 是 较少 比 18 位 宽, 这 控制 应当 dither 和 round 或者 just round (但是 不 trun-
cate) 至 这 desired 位 depth.
位 那 是 保留 或者 不 执行 在 这 CS4202 将 总是 是 returned ‘cleared’.
3.2.1 串行 数据 输入 Slot Tag 位 (slot 0)
Codec 准备好 Codec 准备好. 这 Codec 准备好 位 indicates 这 readiness 的 这 CS4202 交流-link. immedi-
ately 之后 一个 Cold 重置 这个 位 将 是 ‘clear’. Once 这 CS4202 clocks 和 电压 是 sta-
ble, 这个 位 将 是 ‘set’. 直到 这 Codec 准备好 位 是 ‘set’, 非 交流-link transactions 应当 是
attempted 用 这 控制. 这 Codec 准备好 位 做 不 表明 readiness 的 这 dacs,
adcs, vref, 或者 任何 其它 相似物 函数. 那些 必须 是 审查 在 这
Powerdown con-
trol/状态 寄存器 (index 26h)
用 这 控制 在之前 任何 进入 是 制造 至 这 mixer reg-
isters. 任何 accesses 至 这 CS4202 当 Codec 准备好 是 ‘clear’ 是 ignored.
Slot 1 有效的 这 Slot 1 有效的 位 indicates Slot 1 包含 一个 有效的 读 后面的 地址.
Slot 2 有效的 这 Slot 2 有效的 位 indicates Slot 2 包含 有效的 寄存器 读 数据.
Slot [3:4,6:8,11] 有效的 这 Slot [3:4,6:8,11] 有效的 位 表明 Slot [3:4,6:8,11] 包含 有效的 俘获 数据 从 这
CS4202 adcs. 如果 一个 位 是 ‘set’, 这 相应的 输入 slot 包含 有效的 数据. 如果 一个 位 是
‘cleared’, 这 相应的 slot 将 是 ignored.
Slot 12 有效的 这 Slot 12 有效的 位 indicates Slot 12 包含 有效的 GPIO 状态 数据.
3.2.2 状态 地址 端口 (slot 1)
ri[6:0] 寄存器 index. 这 ri[6:0] 位 echo 这 交流 ’97 寄存器 地址 当 一个 寄存器 读 有
被 要求 在 这 previous 框架. 这 CS4202 将 仅有的 echo 这 寄存器 index 为 一个 读
进入. 写 accesses 将 不 返回 有效的 数据 在 Slot 1.
sr[3:4,6:11] Slot 要求. 如果 SRx 是 ‘set’, 这个 indicates 这 CS4202 SRC 做 不 需要 一个 新 样本 在
这 next 交流-link 框架 为 那 particular slot. 如果 SRx 是 ‘clear’, 这 SRC indicates 一个 新 样本
是 需要 在 这 下列的 框架. 如果 这 VRA 位 在 这
扩展 音频的 状态/控制 寄存器
(index 2ah)
是 ‘clear’, 这 sr[3:4,6:11] 位 是 总是 0. 当 VRA 是 ‘set’, 这 SRC 是 en-
abled 和 这 sr[3:4,6:11] 位 是 使用 至 要求 数据.
Bit1514131211109876543210
Codec
准备好
Slot 1
Valid
Slot 2
Valid
Slot 3
Valid
Slot 4
有效的
0
Slot 6
Valid
Slot 7
Valid
Slot 8
有效的
00
Slot 11
有效的
Slot 12
Valid
保留
Bit191817161514131211109876543210
Res RI6 RI5 RI4 RI3 RI2 RI1 RI0 SR3 SR4 0 SR6 SR7 SR8 SR9 SR10 SR11 0 保留
: 点此下载
