CS43L42
10 DS481PP2
切换 特性
(t
一个
= -10 至 70° c; vl = 1.7 v - 3.6 v; 输入: 逻辑 0 = 地,
逻辑 1 = vl, c
L
=20pf)
注释: 11. 内部的 sclk 模式 定时 是 不 测试, 但是 是 有保证的 用 设计.
12. 在 内部的 sclk 模式, 这 lrck 职责 循环 必须 是 50%
+/−
1/2 mclk 时期.
参数 标识 最小值 典型值 最大值 单位
输入 样本 比率 根基 比率 模式
高 比率 模式
Fs
Fs
2
50
-
-
50
100
kHz
kHz
mclk 脉冲波 宽度 高 mclk/lrck = 1024 7 - - ns
mclk 脉冲波 宽度 低 mclk/lrck = 1024 7 - - ns
mclk 脉冲波 宽度 高 mclk/lrck = 768 10 - - ns
mclk 脉冲波 宽度 低 mclk/lrck = 768 10 - - ns
mclk 脉冲波 宽度 高 mclk/lrck = 512 15 - - ns
mclk 脉冲波 宽度 低 mclk/lrck = 512 15 - - ns
mclk 脉冲波 宽度 高 mclk / lrck = 384 或者 192 25 - - ns
mclk 脉冲波 宽度 低 mclk / lrck = 384 或者 192 25 - - ns
mclk 脉冲波 宽度 高 mclk / lrck = 256 或者 128 35 - - ns
mclk 脉冲波 宽度 低 mclk / lrck = 256 或者 128 35 - - ns
外部 sclk 模式
lrck 职责 循环 (外部 sclk 仅有的) 40 50 60 %
sclk 脉冲波 宽度 低 t
sclkl
20 - - ns
sclk 脉冲波 宽度 高 t
sclkh
20 - - ns
sclk 时期 根基 比率 模式 t
sclkw
--ns
高 比率 模式 t
sclkw
--ns
sclk rising 至 lrck 边缘 延迟 t
slrd
20 - - ns
sclk rising 至 lrck 边缘 建制 时间 t
slrs
20 - - ns
sdata 有效的 至 sclk rising 建制 时间 t
sdlrs
20 - - ns
sclk rising 至 sdata 支撑 时间 t
sdh
20 - - ns
内部的 sclk 模式 (便条 11)
lrck 职责 循环 (内部的 sclk 仅有的) (便条 12) - 50 - %
sclk 时期 t
sclkw
--ns
sclk rising 至 lrck 边缘 t
sclkr
--
µ
s
sdata 有效的 至 sclk rising 建制 时间 t
sdlrs
--ns
sclk rising 至 sdata 支撑 时间 根基 比率 模式 t
sdh
--ns
高 比率 模式 t
sdh
--ns
1
128
()
Fs
----------------------
1
64
()
Fs
-------------------
1
SCLK
-----------------
tsclkw
2
------------------
1
512
()
Fs
----------------------10+
1
512
()
Fs
----------------------15+
1
384
()
Fs
----------------------15+
: 点此下载
